15. Асинхронный способ подключения ву к см
При асинхр способе обмена ЦП записывает в RG1 код команды для ВУ, ЦПВУ периодически обращаясь к RG1 ч/з ШФ2 считывает код ком после чего обращаясь по адр CS2* записывает в RG3 ССВУ (Слово Состояние) которым сообщает ЦП что приступило к выполнению команды и рез-тат еще не готов, после окончания выполн-я ком-ды ЦПВУ обращаясь по адр CS1* запис рез-т в RG2 а после этого обращ по адр CS2* и перезаписывает в RG3 ССВУ (сейчас это слово сообщ ЦП что рез-т в RG2). ЦП периодически обращается по адр CS2 и ч/з ШФ3 считывает ССВУ, получив код что рез-т готов, ЦП обр-ся по адр CS1 и ч/з ШФ1 считывает рез-т из RG2.
16. Требования к кодам команд и способы кодирования микрокоманд
Код команды должен соотв требованиям:
1)Указывать на код операции (кот выполняется)
2)Указывать на адрес(адреса) одного(неск) операндов участв в выполнении команды данной команды.
3)Указывать на адрес,куда помещается результат выполнения ком
4)Указывать на адрес след команды
Способы:
1)Горизонтальное кодирование.При гориз кодир каждому упр возд yi выдел-ся свой разряд в Рг.МК.
|
y1 |
y2 |
… |
. |
yn |
Каждому управляющему воздействию yi выделяется свой разряд в регистре МК. +: высокое быстродействие(в любо мом времени можно выполн любой у или несколько)
- : высокие аппаратные затраты
2)Вертикальное кодирование.
в Рг.МК. запис двоичн код или номер yi ктр необх выполн.
-: одно упр возд yi в ед времени
+:низкие аппаратные затраты и малая разрядность.
3)Вертикально-гориз микропрограмм-е.
Вся совокупность упр возд yi делится на К подгрупп наиболее часто выполняемык одновременно yi.
К
|
y1…………yn |
|
К – двоичный код N подгр. (задается верт) a yi в подгр – горизонт
4)Горизонтально-верикальное микропрогр
Всё множ-во упр возд yi разбив-ся на К подгр по принципу несовместных команд или встр очень редко.
N групп кодируется горизонтально, yi – вертикально
Высокое быстр и высокие аппаратные затраты.
17. Организация эвм типа ibm pc (at)
Процессоры: 8086, 80186, 802861810 ВМ 86
80386, 80486 -->PCI-I, 80586, … PCI-II
ССПЗ-сопроцессор
с плав запят. L-шина
обладает пониженным напряж питания(напр
пит ЦП) S-шина
нормальная магистраль 5В. Первое
поколение- ISA
шины следующее PCI.
Как вариант PCI
была шина VESA.
М-шина (шина подкл памяти) Разрядность
М шины ША/2-потому что динамич память –
КДОЗУ формирует адр строки, адр столбца,
Х-шина обращения к ВУ.
Базовый матричный кристалл VL82C100- контроллер ВУ на 84 контакта, имеется 2 контроллера ПДП 82237, 2 контрол прерываний, таймер)
VL82C101-сист контрол(генератор тактовык импульсов 8224, сист контрол 88238,СППЗ 80287) с пониженным питанием.
VL82C102-контроллер ДОЗУ
Протокол обмена по системной шине ISA (такой же как у процессора 1810ВМ86) каждый обмен выполн за 4 такта. 1 такт состояния 2 такт-командный.
Любая ЭВМ содержит: ЦП, ГТИ, модули ПЗУ, модули ОЗУ, таймер, контролер прерыв(м/б и ПДП), устр упр вв/выв (ППИ), устр последов вв/выв.
Если все эти устр-ва установить на одном кристалле то получится однокристальная ЭВМ (транспьютер).