3.Схема мультиплексора и способы их наращивания. Схема демультиплексора и способы их наращивания.

М ультиплексор (MS)- устройство, в котором в зависимости от управляющего кода осуществляется передача информации с одного из нескольких входов на выход. В схемах MS используются электронные ключи, замыкание которых производится под действием управляющих сигналов, приходящих, например, с дешифратора. Часто функции дешифратора и ключа объединены в одном элементе И. Схемы MS в интегральном исполнении имеют стробирующие входы S. При подаче на этот вход лог.0 дается разрешение на передачу информации на выход схемы в строго определенное время, определяемое длительностью строба (такт информации). Также использование этого хода позволяет строить схемы MS на большее число информационных входов. Сигналы проходят через логические элементы MS и реализуют один из минтермов. Если количество передаваемых входных сигналов превышает количество входов MS, применяют несколько схем, объединенных в мультиплексорное дерево.

Мультиплексорное дерево, построенное на 4-входовых мультиплексорах. Схема состоит из четырех мультиплексоров первого уровня с адресными переменными x1, х2 и мультиплексора второго уровня с адресными переменными x3, x4. Мультиплексорное устройство имеет 16 входов, разбитых на четверки, которые подключены к отдельным мультиплексорам первого уровня. Мультиплексор второго уровня, подключая к общему выходу устройства выходы отдельных мультиплексоров первого уровня, переключает четверки входов. Внутри же четверки требуемый вход выбирается мультиплексором первого уровня. По такой схеме, используя восьмивходовые мультиплексоры, можно построить мультиплексорное устройство, имеющее 64 входа.

Д емультиплескор (DM) имеет один информационный вход D и несколько выходов и осуществляет коммутацию входа к одному из выходов, адрес которого установлен на адресных шинах. Если требуется большое число входов, может быть построено демультиплексорное дерево.

Объединяя MS и DM, можно построить устройство, в котором по заданным адресам один из входов подключается к одному из выходов.

Демультиплексорное дерево, построенное на демультиплексорах с четырьмя выходами. Демультиплексор первого уровня подключает вход D к определенному демультиплексору второго уровня, демультиплексоры второго уровня выбирают нужный выход, куда и передается сигнал с входа D.

4. Назначение и характеристика сумматоров. Комбинационные схемы сумматоров (одноразрядные на 3 входа), принцип построения многоразрядных сумматоров с последовательным переносом, принцип сложения многоразрядных чисел на основе комбинационных сумматоров, особенности построения многоразрядных сумматоров с ускоренным переносом.

Сумматор (SM)- узел АЛУ ЭВМ, выполняющий операцию суммирования кодов двух чисел. В зависимости от способа организации суммирования SM подразделяются на комбинационные (значение суммы на выходе исчезает со снятием слагаемых, поданных на вход) и накапливающие (результат суммирования сохраняется после снятия слагаемых со входа). По способу обработки многоразрядных чисел: параллельные (слагаемые всех разрядов вводятся одновременно), последовательные (осуществляют поразрядное сложение, начиная с младшего разряда, с запоминанием образовавшегося переноса до поступления более старших разрядов с последующим их суммированием).

По числу входов различают полусумматоры (сложение двух одноразрядных чисел), одноразрядные сумматоры (ОС) и многоразрядные сумматоры.

Правила сложения:

1. сложение производиться поразрядно – от младшего разряда к старшему;

2. в младшем разряде вычисляется сумма младших разрядов слагаемых А_i и В_i. Эта сумма может быть записана однозначным числом S₁ либо двухзначным числом P₁S₁. Функция P называется переносом;

3. во всех последующих разрядах находиться сумма данных разрядов слагаемых A_i и B_i, причем при P_i-1=1 к этой сумме добавляется единица.

Таким образом, в каждом разряде необходимо найти сумму A_i, B_i и P_i-1 (если P_i-1=1), т.е. определить S_i и P_i.

О дноразрядные сумматоры имеют три входа и обеспечивают сложение разрядов слагаемых и перенос из предыдущего разряда. Схема одноразрядного сумматора на три входа ОС-3 состоит из двух ОС-2 и схемы логического сложения ИЛИ.

Входы А_i и В_i - слагаемые, P_i-1 - вход переноса, S - выход суммы, Р - выход переноса.

Таблица истинности:

Н а выходе S представляется сумма сложения трех переменных - A_i, B_i и P_i-1. При переполнении сумматора, т. е. когда в результате сложения формируется единица в старшем разряде выходного числа, на выходе переноса Р формируется уровень лог. 1, который подается на вход переноса P_i-1 следующего сумматора. В принципе, старшим разрядом суммы является выход переноса Р. Из таких одноразрядных сумматоров составляются многоразрядные сумматоры (обычно 4-х разрядные), которые бывают последовательного и параллельного действия.

В последовательном сумматоре сложение кодов осуществляется, поразрядно начиная с младшего разряда с помощью комбинационного сумматора на три входа. Достоинством последовательного сумматора является простота аппаратурной реализации, а недостатком - достаточно большое время суммирования.

В параллельном сумматоре достигается более высокое быстродействие. Суммируемые коды поступают на входы сумматора одновременно по всем разрядам. Для этого в каждом разряде используется комбинационный сумматор на три входа, на выходах которого образуются значения. В процессе распространения сигнала переноса устанавливается окончательное значение суммы в каждом разряде. Очевидно, что в течение этого времени на входах сумматора присутствуют сигналы X_i, Y_i, соответствующие суммируемым кодам. Максимальное по времени суммирование получается в том случае, когда перенос, возникший в первом разряде, распространяется по всем разрядом. В параллельном сумматоре обычно применяются различные способы ускорения переноса. (параллельный перенос, групповой и т. п.).