
- •Микропроцессорные системы для автоматизации технологических процессов
- •7.1. Введение 39
- •8. Семейство 32-разрядных микроЭвм фирмы Motorola 88
- •9. Организация контроллеров pic фирмы Microchip 113
- •10. Особенности архитектуры сигнальных процессоров 125
- •10.2. Организация памяти 136
- •10.5.1. Прерывания 150
- •11. Пример проектирования асу тп: асу тп подготовки резиновой смеси 158
- •1.Введение
- •2.Архитектура управляющих цвм
- •2.1.Требования к цвм в контуре управления. Сравнительный анализ архитектур
- •2.1.1.Первая массовая управляющая цвм pdp-8
- •2.1.2.Семейства управляющих цвм pdp-11/lsi-11
- •3.Проблема связи между уровнями в многоуровневых мпс
- •3.1.Микроконтроллеры экр1847вг6 (upi - 42)
- •4.Клавиатура и индикация в мпс
- •4.1.Двоичная индикация и ключи
- •4.2.Матричная клавиатура
- •4.3.Сегментная индикация
- •4.4.Контроллер клавиатуры и индикации к580вв79
- •4.4.1.Работа контроллера
- •4.4.1.1.Управление клавиатурой
- •4.4.1.2.Управление дисплеем
- •5.Однокристальные микроЭвм – общие принципы организации
- •5.1.Особенности архитектуры 8-разрядный оэвм фирмы intel
- •5.1.1.Омэвм 8048
- •5.1.2.Семейство омэвм mcs-51
- •6.Обзор 8-разрядных контроллеров фирмы Motorola
- •6.1.Архитектура процессорного модуля семейства mc68hc05
- •6.1.1.Архитектура цпу
- •6.1.2.Организация памяти.
- •6.1.3.Встроенная подсистема ввода/вывода
- •6.2.Семейство мс68нс08
- •6.3.Семейство мс68нс11
- •7.Однокристальная микроЭвм mc68hc11e9
- •7.1.Введение
- •7.1.1.Характеристики
- •7.1.2.Характеристики представителей семейства mc68hc11.
- •7.1.3.Программная модель mc68hc11e9
- •7.1.4.Внутренняя структура и назначение выводов
- •7.1.5.Режимы работы
- •7.1.6.Карта памяти
- •7.1.7.Эсппзу и его программирование
- •7.2.Параллельный ввод/вывод
- •7.2.1.1.Синхронный параллельный обмен
- •7.2.1.2.Асинхронный параллельный обмен
- •7.2.1.2.1.Простой стробируемый ввод/вывод
- •7.2.1.2.1.1.Стробируемый ввод в порт c
- •7.2.1.2.1.2.Стробируемый вывод из порта b
- •7.2.1.2.2.Ввод/вывод с полным квитированием установления связи.
- •7.2.1.2.3.Режима ввода с полным квитированием установления связи
- •7.2.1.2.4.Режима вывода с полным квитированием установления связи
- •7.2.1.2.5.Режима двунаправленного обмена
- •7.2.2.Синхронный параллельный обмен
- •7.2.2.1.Выбор режимов асинхронного обмена
- •7.2.2.2.Краткое резюме по способам параллельного обмена в…е9
- •7.3.Последовательный интерфейс связи (sci).
- •7.3.1.Формат данных
- •7.3.2. Структура последовательного интерфейса связи
- •7.3.3.Передача данных
- •7.3.4.Прием данных
- •7.3.4.1.Распознавание старт-бита
- •7.3.4.2.Особенности при работе в системах с несколькими приемниками
- •7.4.Последовательный периферийный интерфейс (spi).
- •7.4.1.Структура spi
- •7.4.2.Регистры spi.
- •7.4.3.Функциональное описание.
- •7.4.3.1.Работа системы с несколькими ведомыми устройствами
- •7.5.Система контроля временных интервалов
- •7.5.1.Входная фиксация
- •7.5.2.Выходное сравнение
- •7.5.2.1.Принудительное сравнение
- •7.5.2.2.Особенности выходного сравнения 1
- •7.5.3.Счетчик внешних событий
- •7.5.4.Генератор прерываний реального времени
- •7.6.Подсистема аналого-цифрового преобразователя
- •7.7.Прерывания
- •7.7.1.Дисциплина обслуживания прерываний
- •7.7.1.1.Приоритеты запросов
- •7.8.Специальные средства микроконтроллера
- •7.8.1.Регистр выбора конфигурации (option).
- •7.8.2.Режимы пониженного энергопотребления.
- •7.9.Система команд микроЭвм мс68нс11е9
- •7.10.Особенности организации микроЭвм mc68hc11f1
- •7.10.1.Особенности параллельного ввода/вывода
- •7.10.2.Особенности карты памяти mc68hc11f1
- •7.10.3.Функции выбора кристалла (Chip Selects)
- •8.Семейство 32-разрядных микроЭвм фирмы Motorola
- •8.1.Модульность архитектуры
- •8.2.1.Основные характеристики cpu32:
- •8.2.2.Программная модель
- •8.2.3.Регистры
- •8.2.4.Типы данных
- •8.2.5.Системные особенности
- •8.2.6.Система команд
- •8.3.Модуль системной интеграции (sim)
- •8.3.1.Функционирование шины
- •8.3.2. Блок конфигурации и защиты системы
- •8.3.3. Логика выборки внешних устройств
- •8.4.Таймерный сопроцессор (tpu)
- •8.4.1.Таймерные функции высокой точности
- •8.4.2.Характеристики tpu
- •8.4.3.Общая концепция tpu
- •8.5.Озу (с эмуляцией tpu)
- •8.6.Модуль буферизованного последовательного ввода/вывода (qsm)
- •8.6.1.Расширенные возможности qspi
- •8.6.2.Подмодуль sci
- •8.7.Микроконтроллер mc68332
- •8.7.1.Функциональное назначение выводов микроконтроллера
- •9.Организация контроллеров pic фирмы Microchip
- •9.1.Однокристальные микроЭвм
- •9.2.Контроллер can-интерфейса
- •10.Особенности архитектуры сигнальных процессоров
- •10.1.Функциональная схема и назначение внешних выводов
- •10.2.Организация памяти
- •10.2.1. Вспомогательные регистры
- •10.2.2.Методы адресации памяти данных
- •10.2.3.Пересылки из одной области памяти в другую
- •10.3.Центральное арифметико-логическое устройство (calu)
- •10.4.Последовательный порт
- •10.5.Системные средства
- •10.5.1.Прерывания
- •10.5.2.Универсальные контакты *bio и xf
- •10.5.3.Внешняя память и интерфейс ввода-вывода
- •10.5.4.Мультипроцессорная обработка и прямой доступ к памяти
- •10.6.Система команд сигнального процессора
- •10.6.1.Способы адресации и форматы команд
- •Команды пересылки и загрузки
- •Арифметико-логические и специальные команды
- •Команды передачи управления
- •Команды управления
- •11.Пример проектирования асу тп: асу тп подготовки резиновой смеси
- •11.1.Существующая система приготовления резиновой смеси
- •11.2.Требования к разрабатываемой асу тп
- •11.3.Выбор способа реализации управляющего блока
- •11.4.Выбор режима работы микроЭвм и распределение адресного пространства
- •11.4.1.Выбор режима работы
- •11.4.2.Распределение ресурсов ввода/вывода
- •11.4.3.Назначение управляющих клавиш и элементы диалога
- •11.4.4.И Только для чтения спользуемые ресурсы микроЭвм
10.6.Система команд сигнального процессора
10.6.1.Способы адресации и форматы команд
Система команд TMS320C2x обеспечивает три метода адресации памяти:
прямой метод адресации
косвенный метод адресации
непосредственный метод адресации
Как прямая, так и косвенная адресация могут использоваться для доступа к памяти данных. При прямой адресации семь бит командного слова объединяются с 9 битами указателя страницы памяти данных для образования 16-разрядного адреса памяти данных. Косвенная адресация памяти данных осуществляется через 5 вспомогательных регистров. При непосредственной адресации данные являются частью командного слова.
При прямой адресации командное слово содержит 7 младших разрядов адреса памяти данных (dma). Это поле соединяется с 9 битами указателя страницы памяти данных (DP) для образования полного 16-разрядного адреса памяти данных. Таким образом DP регистр указывает на одну из 512 возможных страниц памяти размером 128 слов, а 7-разрядный адрес в команде указывает на конкретное место на этой странице памяти данных. DP регистр загружается с помощью команд LDP (загрузить указатель страницы памяти данных), LDPK (загрузить непосредственно указатель страницы памяти данных) или LST (загрузить регистр состояния ST0).
Прямая адресация может использоваться со всеми командами кроме CALL, команд ветвления, команд с непосредственным операндом и команд без операндов. Формат прямой адресации имеет следующий вид:
-
15 8
7
6 0
Код операции
0
dma
Косвенная адресация осуществляется через вспомогательные регистры AR (пять – AR0-AR4 – на TMS32020 или восемь – AR0-AR7 – на TMS320C25). Для выбора конкретного вспомогательного регистра указатель вспомогательного регистра (ARP) загружается одним значением от 0 до 4 или до 7.
При косвенной адресации любая ячейка области памяти данных на 64Кслов может быть доступна благодаря 16-разрядным адресам, находящимся во вспомогательных регистрах. Они могут загружаться командами LAR (загрузка вспомогательного регистра), LARK (загрузка вспомогательного регистра непосредственная) и LRLK (загрузка вспомогательного регистра непосредственная длинная). Вспомогательные регистры могут изменяться с использованием команды MAR (изменить вспомогательный регистр), а также полем косвенной адресации любой команды, использующей косвенную адресацию.
Наряду с использованием вспомогательного регистра в качестве источника адреса памяти данных, его содержимое может различным образом модифицироваться в рамках той команды, которая использует этот регистр для адресации.
Особую роль выполняет вспомогательный регистр AR0: его содержимое можно добавить или вычесть к/из используемого в команде регистра.
Вспомогательные регистры обслуживаются арифметическим устройством вспомогательных регистров (ARAU), который реализует 16-разрядную арифметику без знака. ARAU выполняет арифметические операции со вспомогательным регистром в том же самом цикле, что и выполняемую команду.
Косвенная адресация может использоваться со всеми командами кроме команд с непосредственным операндом и команд без операндов. Команды с косвенной адресацией имеют следующий формат:
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
Код операции |
1 |
IDV |
INC |
DEC |
NAR |
Y |
Биты от 15 до 8 содержат код операции, а бит 7=1 определяет метод адресации как косвенный. Биты от 6 до 0 содержат биты управления косвенной адресации.
Бит 6 управляет выбором второго операнда в операции над регистром, а биты 5 и 4 – типом операции. При IDV = 0 добавляется или вычитается 1, иначе – содержимое AR0. Бит INC = 1 определяет сложение, а DEC = 1 – вычитание. При IDV = INC = DEC = 0 операция над текущим вспомогательным регистром не производится (табл. 10.2)
Таблица 10.2. Установка режимов косвенной адресации.
Биты (6:4) |
Арифметические операции |
0 0 0 |
Нет операции |
0 0 1 |
AR(ARP) - 1 ---> AR(ARP) |
0 1 0 |
AR(ARP) + 1 ---> AR(ARP) |
0 1 1 |
Зарезервирована |
1 0 0 |
AR(ARP) - AR0 ---> AR(ARP) #с распространением инверсии переноса13 |
1 0 1 |
AR(ARP) - AR0 ---> AR(ARP) |
1 1 0 |
AR(ARP) + AR0 ---> AR(ARP) |
1 1 1 |
AR(ARP) + AR0 ---> AR(ARP) #с распространением инверсии переноса |
# - только для TMS320C25 и TMS320E25 |
Бит 3 .. 0 управляют указателем вспомогательного регистра (ARP). NAR определяет, загружается ли новая величина в ARP. При NAR = 1, содержимое поля Y загружается в ARP, иначе содержимое ARP не изменяется.
Вспомогательные регистры могут также использоваться и для хранения данных при использовании команд загрузки и сохранения вспомогательного регистра LAR и SAR, соответственно.
При непосредственной адресации командное слово содержит величину непосредственного операнда; последний может располагаться в самом командном слове (короткая константа 3, 8, 9 или 13 бит) или в слове, следующем после кода операции (длинная константа 16 бит). Непосредственная адресация используется в арифметико/логических командах и командах загрузки
Все команды сигнального процессора разработчики разбивают на следующие группы:
Команды, выполняющие операции с аккумулятором;
Команды, выполняющие операции со вспомогательными регистрами и указателем страниц;
Команды, выполняющие операции с портами ввода-вывода и памятью данных;
Команды условного и безусловного ветвления;
Команды, выполняющие операции с Т- и Р- регистрами и команды умножения;
Команды управления.
Для нас привычней рассматривать команды традиционных классов: