- •Микропроцессорные системы для автоматизации технологических процессов
- •7.1. Введение 39
- •8. Семейство 32-разрядных микроЭвм фирмы Motorola 88
- •9. Организация контроллеров pic фирмы Microchip 113
- •10. Особенности архитектуры сигнальных процессоров 125
- •10.2. Организация памяти 136
- •10.5.1. Прерывания 150
- •11. Пример проектирования асу тп: асу тп подготовки резиновой смеси 158
- •1.Введение
- •2.Архитектура управляющих цвм
- •2.1.Требования к цвм в контуре управления. Сравнительный анализ архитектур
- •2.1.1.Первая массовая управляющая цвм pdp-8
- •2.1.2.Семейства управляющих цвм pdp-11/lsi-11
- •3.Проблема связи между уровнями в многоуровневых мпс
- •3.1.Микроконтроллеры экр1847вг6 (upi - 42)
- •4.Клавиатура и индикация в мпс
- •4.1.Двоичная индикация и ключи
- •4.2.Матричная клавиатура
- •4.3.Сегментная индикация
- •4.4.Контроллер клавиатуры и индикации к580вв79
- •4.4.1.Работа контроллера
- •4.4.1.1.Управление клавиатурой
- •4.4.1.2.Управление дисплеем
- •5.Однокристальные микроЭвм – общие принципы организации
- •5.1.Особенности архитектуры 8-разрядный оэвм фирмы intel
- •5.1.1.Омэвм 8048
- •5.1.2.Семейство омэвм mcs-51
- •6.Обзор 8-разрядных контроллеров фирмы Motorola
- •6.1.Архитектура процессорного модуля семейства mc68hc05
- •6.1.1.Архитектура цпу
- •6.1.2.Организация памяти.
- •6.1.3.Встроенная подсистема ввода/вывода
- •6.2.Семейство мс68нс08
- •6.3.Семейство мс68нс11
- •7.Однокристальная микроЭвм mc68hc11e9
- •7.1.Введение
- •7.1.1.Характеристики
- •7.1.2.Характеристики представителей семейства mc68hc11.
- •7.1.3.Программная модель mc68hc11e9
- •7.1.4.Внутренняя структура и назначение выводов
- •7.1.5.Режимы работы
- •7.1.6.Карта памяти
- •7.1.7.Эсппзу и его программирование
- •7.2.Параллельный ввод/вывод
- •7.2.1.1.Синхронный параллельный обмен
- •7.2.1.2.Асинхронный параллельный обмен
- •7.2.1.2.1.Простой стробируемый ввод/вывод
- •7.2.1.2.1.1.Стробируемый ввод в порт c
- •7.2.1.2.1.2.Стробируемый вывод из порта b
- •7.2.1.2.2.Ввод/вывод с полным квитированием установления связи.
- •7.2.1.2.3.Режима ввода с полным квитированием установления связи
- •7.2.1.2.4.Режима вывода с полным квитированием установления связи
- •7.2.1.2.5.Режима двунаправленного обмена
- •7.2.2.Синхронный параллельный обмен
- •7.2.2.1.Выбор режимов асинхронного обмена
- •7.2.2.2.Краткое резюме по способам параллельного обмена в…е9
- •7.3.Последовательный интерфейс связи (sci).
- •7.3.1.Формат данных
- •7.3.2. Структура последовательного интерфейса связи
- •7.3.3.Передача данных
- •7.3.4.Прием данных
- •7.3.4.1.Распознавание старт-бита
- •7.3.4.2.Особенности при работе в системах с несколькими приемниками
- •7.4.Последовательный периферийный интерфейс (spi).
- •7.4.1.Структура spi
- •7.4.2.Регистры spi.
- •7.4.3.Функциональное описание.
- •7.4.3.1.Работа системы с несколькими ведомыми устройствами
- •7.5.Система контроля временных интервалов
- •7.5.1.Входная фиксация
- •7.5.2.Выходное сравнение
- •7.5.2.1.Принудительное сравнение
- •7.5.2.2.Особенности выходного сравнения 1
- •7.5.3.Счетчик внешних событий
- •7.5.4.Генератор прерываний реального времени
- •7.6.Подсистема аналого-цифрового преобразователя
- •7.7.Прерывания
- •7.7.1.Дисциплина обслуживания прерываний
- •7.7.1.1.Приоритеты запросов
- •7.8.Специальные средства микроконтроллера
- •7.8.1.Регистр выбора конфигурации (option).
- •7.8.2.Режимы пониженного энергопотребления.
- •7.9.Система команд микроЭвм мс68нс11е9
- •7.10.Особенности организации микроЭвм mc68hc11f1
- •7.10.1.Особенности параллельного ввода/вывода
- •7.10.2.Особенности карты памяти mc68hc11f1
- •7.10.3.Функции выбора кристалла (Chip Selects)
- •8.Семейство 32-разрядных микроЭвм фирмы Motorola
- •8.1.Модульность архитектуры
- •8.2.1.Основные характеристики cpu32:
- •8.2.2.Программная модель
- •8.2.3.Регистры
- •8.2.4.Типы данных
- •8.2.5.Системные особенности
- •8.2.6.Система команд
- •8.3.Модуль системной интеграции (sim)
- •8.3.1.Функционирование шины
- •8.3.2. Блок конфигурации и защиты системы
- •8.3.3. Логика выборки внешних устройств
- •8.4.Таймерный сопроцессор (tpu)
- •8.4.1.Таймерные функции высокой точности
- •8.4.2.Характеристики tpu
- •8.4.3.Общая концепция tpu
- •8.5.Озу (с эмуляцией tpu)
- •8.6.Модуль буферизованного последовательного ввода/вывода (qsm)
- •8.6.1.Расширенные возможности qspi
- •8.6.2.Подмодуль sci
- •8.7.Микроконтроллер mc68332
- •8.7.1.Функциональное назначение выводов микроконтроллера
- •9.Организация контроллеров pic фирмы Microchip
- •9.1.Однокристальные микроЭвм
- •9.2.Контроллер can-интерфейса
- •10.Особенности архитектуры сигнальных процессоров
- •10.1.Функциональная схема и назначение внешних выводов
- •10.2.Организация памяти
- •10.2.1. Вспомогательные регистры
- •10.2.2.Методы адресации памяти данных
- •10.2.3.Пересылки из одной области памяти в другую
- •10.3.Центральное арифметико-логическое устройство (calu)
- •10.4.Последовательный порт
- •10.5.Системные средства
- •10.5.1.Прерывания
- •10.5.2.Универсальные контакты *bio и xf
- •10.5.3.Внешняя память и интерфейс ввода-вывода
- •10.5.4.Мультипроцессорная обработка и прямой доступ к памяти
- •10.6.Система команд сигнального процессора
- •10.6.1.Способы адресации и форматы команд
- •Команды пересылки и загрузки
- •Арифметико-логические и специальные команды
- •Команды передачи управления
- •Команды управления
- •11.Пример проектирования асу тп: асу тп подготовки резиновой смеси
- •11.1.Существующая система приготовления резиновой смеси
- •11.2.Требования к разрабатываемой асу тп
- •11.3.Выбор способа реализации управляющего блока
- •11.4.Выбор режима работы микроЭвм и распределение адресного пространства
- •11.4.1.Выбор режима работы
- •11.4.2.Распределение ресурсов ввода/вывода
- •11.4.3.Назначение управляющих клавиш и элементы диалога
- •11.4.4.И Только для чтения спользуемые ресурсы микроЭвм
10.5.2.Универсальные контакты *bio и xf
Процессор TMS320C2х имеет 2 вывода общего назначения, которые управляются программными средствами. Вывод *ВIO является входным выводом управления ветвлением, а вывод XF является выходным выводом внешнего флага.
Если входной вывод *BIO находится в активном состоянии (низкий уровень), команда BIOZ осуществляет ветвление. Этот вывод является полезным для контроля состояния периферийных устройств. Особенно он полезен в качестве альтернативы использованию прерываний, когда требуется не вторгаться в критичные ко времени циклы.
Выходной вывод XF (внешний флаг) устанавливается в высокое состояние командой SXF (установка внешнего флага) или сигналом сброса *RS и сбрасывается в низкое состояние командой RXF.
10.5.3.Внешняя память и интерфейс ввода-вывода
Микропроцессор TMS320C2х поддерживает широкий диапазон интерфейсных систем. Адресное пространство данных, программ и ввода/вывода обеспечивает сопряжение с памятью и внешними устройствами, что увеличивает возможности системы. Интерфейс локальной памяти состоит из:
16-ти разрядной шины данных (D0-D15).
16-ти разрядной шины адреса (A0-A15).
Адресных пространств данных, программ и ввода/вывода выбираемых сигналами (*DS, *PS и *IS).
Различных сигналов управления системой.
Сигнал R/*W управляет направлением передачи, а сигнал *STRB управляет передачей. Пространство ввода/вывода содержит 16 портов для ввода и 16 портов для вывода. Эти порты обеспечивают полный 16-разрядный интерфейс со внешними устройствами по шине данных. Одноразовый ввод/вывод с помощью команд IN и OUT выполняется за два командных цикла; однако использование счетчика повторений снижает время одного обращения к порту до 1-го цикла.
Использование ввода/вывода упрощается тем, что ввод/вывод осуществляется также, как и обращение к памяти. Устройства ввода/вывода отображаются в адресном пространстве ввода/вывода, используя внешние адреса процессора и шину данных, таким же образом, как память. При адресации внутренней памяти шина данных находится в третьем состоянии, а управляющие сигналы в пассивном состоянии (высоком).
Взаимодействие с памятью и устройствами ввода/вывода на различных скоростях обеспечивается сигналом READY. При связи с медленными устройствами, TMS320C2x ждет, пока устройство не завершит свою работу и просигнализирует процессору об этом через линию READY, после чего процессор продолжит работу.
10.5.4.Мультипроцессорная обработка и прямой доступ к памяти
Гибкость архитектуры процессора TMS320C2x позволяет создавать широкий набор различных систем. Некоторые из системных конфигураций, использующих процессор TMS320C25, перечислены ниже:
автономная система (одиночный процессор);
многопроцессорная система с параллельным обменом;
система из ведущего и ведомого процессоров с обменом через глобальную память;
периферийный процессор, управляемый интерфейсными сигналами.
Создание данные систем стало возможным, благодаря трем специальным особенностям процессора TMS320C2x. Этими тремя особенностями являются: функция синхронизации, использующая контакт *SYNC, интерфейс глобальной памяти и функция захвата, реализуемая с помощью контактов *HOLD и *HOLDA. Следующие разделы описывают эти функции более подробно.
Синхронизация. В мультипроцессором режиме вход *SYNC может использоваться для значительного облегчения сопряжения между процессорами. Этот вход используется для того, чтобы заставить каждый процессор TMS320C2x в системе синхронизировать свое внутреннее тактирование с другими процессорами, что позволяет процессорам работать в жесткой конфигурации.
Процессоры TMS320C2x синхронизируются, используя общий вход *SYNC и внешние тактовые сигналы. Отрицательный фронт сигнала *SYNC устанавливает каждый процессор в первую фазу работы (Q1). Этот фронт должен поступать синхронно с нарастающим фронтом сигнала CLKIN.
Обычно сигнал *SYNC подается в то время, когда сигнал *RS имеет активный уровень. Если сигнал синхронизации устанавливается в активное состояние после сброса, то может произойти непредсказуемая работа процессора.
Глобальная память. При многопроцессорной обработке процессор TMS320C2x имеет возможность использования области глобальной памяти данных и связи с этой областью с помощью управляющих сигналов *BR (запрос шины) и READY (готовность). Глобальная память является памятью, разделяемой более чем одним процессором. Поэтому доступ к ней должен регулироваться. При использовании глобальной памяти адресное пространство памяти данных процессора делится на локальное и глобальное. Локальная область используется процессором для выполнения своих собственных функции, а глобальная используется для связи с другими процессорами.
Адресуемый регистр распределения глобальной памяти GREG позволяет часть памяти данных использовать в качестве внешней глобальной памяти. Содержимое регистра GREG определяет размер и расположение области глобальной памяти.
Когда адрес памяти данных, прямой или косвенный, соответствует адресу глобальной памяти, который определяется регистром GREG, сигнал *BR переводится в низкое состояние одновременно с сигналом *DS для указания того, что процессор хочет обратиться к глобальной памяти. Далее внешняя логика решает вопрос об управлении глобальной памятью, устанавливая в активное состояние READY, когда процессор TMS320С2x имеет доступ к глобальной памяти.
Функция захвата. Процессор TMS320C2х обеспечивает прямой доступ к своим внешним локальным областям памяти программ, данных и параллельных портов ввода-вывода. Два сигнала *HOLD и *HOLDA могут быть использованы для того, чтобы позволить другому устройству взять на себя управление шинами процессора. При получении сигнала *HOLD от внешнего устройства, процессор подтверждает захват, устанавливая сигнал *HOLDA в низкое состояние. Далее процессор переводит свои адресную шину и шину данных, а также все управляющие сигналы (*PS, *DS, *IS, R/*W и *STRB) в третье состояние. На выходные контакты последовательного порта DX и FSX сигнал *HOLD не влияет.
В отличие от внешних прерываний *INT2-*INT0, сигнал *HOLD не имеет входной защелки. Поэтому внешнее устройство должно удерживать сигнал *HOLD в низком уровне до тех пор, пока оно не получит сигнал *HOLDA от TMS320C2x.
В TMS320C25 функция захвата имеет два режима работы, выбираемых с помощью бита НМ (режима захвата) в регистре состояния ST1. Когда НМ=1, процессор TMS320C25 прекращает выполнение программы и непосредственно входит в состояние захвата. (Этот режим соответствует режиму захвата процессора TMS32020.) Когда НМ=0, процессор входит в состояние захвата, если программа выполняется из внешней памяти или если осуществляется доступ к внешней памяти данных. Однако, если выполнение программы производится из внутренней памяти и если никакого доступа к внешней памяти данных не требуется, процессор входит в состояние захвата и освобождает все внешние шины, но выполнение программы продолжается внутренними устройствами процессора. Это позволяет осуществить более эффективную работу системы, поскольку программа может продолжать выполняться в то время, когда осуществляется операция прямого доступа к памяти.
Заметим, что если процессор находится в режиме захвата с НМ=0 и внутренняя выполняемая программа требует доступ ко внешней памяти, или если программа ветвится по внешнему адресу, выполнение программы прекращается до тех пор, пока сигнал *HOLD не будет снят. Кроме того, если выполняется команда повторения с НМ=0, который требует использования внешней шины, и генерируется сигнал захвата, процессор входит в состояние захвата после текущего цикла работы шины. Если эта ситуация происходит с НМ=1, состояние захвата не будет устанавливаться до тех пор, пока счет повторений не завершится. Бит НМ устанавливается и сбрасывается соответственно командами RHM (установка режима захвата) и RHM (сброс режима захвата).
Если процессор TMS320C2x находится в середине многоцикловой команды, он завершит выполнение команды, прежде чем войдет в состояние захвата. После того как команда закончится, шины переводятся в высокоимпедансное состояние. Это также применимо к командам, которые становятся многоцикловыми из-за вставки состояния ожидания.
После того как сигнал *HOLD снимается, выполнение программы возобновляется с той же самой точки, в которой оно было прекращено. Сигнал *HOLDA снимается синхронно с сигналом *HOLD.
Все прерывания блокируются на то время, когда сигнал *HOLD находится в активном состоянии с битом НМ=1. Если прерывание поступает в течение этого периода, оно защелкивается и задерживается. Сам сигнал *HOLD не влияет на флаги и регистры прерываний. Если НМ=0, прерывания обрабатываются обычным образом.
Сигнал *HOLD не рассматривается как прерывание. Если процессор TMS320C2x выполнял команду IDLE до входа в состояние захвата, он возобновит выполнение данной команды сразу же после выхода из состояния захвата.
