
- •Микропроцессорные системы для автоматизации технологических процессов
- •7.1. Введение 39
- •8. Семейство 32-разрядных микроЭвм фирмы Motorola 88
- •9. Организация контроллеров pic фирмы Microchip 113
- •10. Особенности архитектуры сигнальных процессоров 125
- •10.2. Организация памяти 136
- •10.5.1. Прерывания 150
- •11. Пример проектирования асу тп: асу тп подготовки резиновой смеси 158
- •1.Введение
- •2.Архитектура управляющих цвм
- •2.1.Требования к цвм в контуре управления. Сравнительный анализ архитектур
- •2.1.1.Первая массовая управляющая цвм pdp-8
- •2.1.2.Семейства управляющих цвм pdp-11/lsi-11
- •3.Проблема связи между уровнями в многоуровневых мпс
- •3.1.Микроконтроллеры экр1847вг6 (upi - 42)
- •4.Клавиатура и индикация в мпс
- •4.1.Двоичная индикация и ключи
- •4.2.Матричная клавиатура
- •4.3.Сегментная индикация
- •4.4.Контроллер клавиатуры и индикации к580вв79
- •4.4.1.Работа контроллера
- •4.4.1.1.Управление клавиатурой
- •4.4.1.2.Управление дисплеем
- •5.Однокристальные микроЭвм – общие принципы организации
- •5.1.Особенности архитектуры 8-разрядный оэвм фирмы intel
- •5.1.1.Омэвм 8048
- •5.1.2.Семейство омэвм mcs-51
- •6.Обзор 8-разрядных контроллеров фирмы Motorola
- •6.1.Архитектура процессорного модуля семейства mc68hc05
- •6.1.1.Архитектура цпу
- •6.1.2.Организация памяти.
- •6.1.3.Встроенная подсистема ввода/вывода
- •6.2.Семейство мс68нс08
- •6.3.Семейство мс68нс11
- •7.Однокристальная микроЭвм mc68hc11e9
- •7.1.Введение
- •7.1.1.Характеристики
- •7.1.2.Характеристики представителей семейства mc68hc11.
- •7.1.3.Программная модель mc68hc11e9
- •7.1.4.Внутренняя структура и назначение выводов
- •7.1.5.Режимы работы
- •7.1.6.Карта памяти
- •7.1.7.Эсппзу и его программирование
- •7.2.Параллельный ввод/вывод
- •7.2.1.1.Синхронный параллельный обмен
- •7.2.1.2.Асинхронный параллельный обмен
- •7.2.1.2.1.Простой стробируемый ввод/вывод
- •7.2.1.2.1.1.Стробируемый ввод в порт c
- •7.2.1.2.1.2.Стробируемый вывод из порта b
- •7.2.1.2.2.Ввод/вывод с полным квитированием установления связи.
- •7.2.1.2.3.Режима ввода с полным квитированием установления связи
- •7.2.1.2.4.Режима вывода с полным квитированием установления связи
- •7.2.1.2.5.Режима двунаправленного обмена
- •7.2.2.Синхронный параллельный обмен
- •7.2.2.1.Выбор режимов асинхронного обмена
- •7.2.2.2.Краткое резюме по способам параллельного обмена в…е9
- •7.3.Последовательный интерфейс связи (sci).
- •7.3.1.Формат данных
- •7.3.2. Структура последовательного интерфейса связи
- •7.3.3.Передача данных
- •7.3.4.Прием данных
- •7.3.4.1.Распознавание старт-бита
- •7.3.4.2.Особенности при работе в системах с несколькими приемниками
- •7.4.Последовательный периферийный интерфейс (spi).
- •7.4.1.Структура spi
- •7.4.2.Регистры spi.
- •7.4.3.Функциональное описание.
- •7.4.3.1.Работа системы с несколькими ведомыми устройствами
- •7.5.Система контроля временных интервалов
- •7.5.1.Входная фиксация
- •7.5.2.Выходное сравнение
- •7.5.2.1.Принудительное сравнение
- •7.5.2.2.Особенности выходного сравнения 1
- •7.5.3.Счетчик внешних событий
- •7.5.4.Генератор прерываний реального времени
- •7.6.Подсистема аналого-цифрового преобразователя
- •7.7.Прерывания
- •7.7.1.Дисциплина обслуживания прерываний
- •7.7.1.1.Приоритеты запросов
- •7.8.Специальные средства микроконтроллера
- •7.8.1.Регистр выбора конфигурации (option).
- •7.8.2.Режимы пониженного энергопотребления.
- •7.9.Система команд микроЭвм мс68нс11е9
- •7.10.Особенности организации микроЭвм mc68hc11f1
- •7.10.1.Особенности параллельного ввода/вывода
- •7.10.2.Особенности карты памяти mc68hc11f1
- •7.10.3.Функции выбора кристалла (Chip Selects)
- •8.Семейство 32-разрядных микроЭвм фирмы Motorola
- •8.1.Модульность архитектуры
- •8.2.1.Основные характеристики cpu32:
- •8.2.2.Программная модель
- •8.2.3.Регистры
- •8.2.4.Типы данных
- •8.2.5.Системные особенности
- •8.2.6.Система команд
- •8.3.Модуль системной интеграции (sim)
- •8.3.1.Функционирование шины
- •8.3.2. Блок конфигурации и защиты системы
- •8.3.3. Логика выборки внешних устройств
- •8.4.Таймерный сопроцессор (tpu)
- •8.4.1.Таймерные функции высокой точности
- •8.4.2.Характеристики tpu
- •8.4.3.Общая концепция tpu
- •8.5.Озу (с эмуляцией tpu)
- •8.6.Модуль буферизованного последовательного ввода/вывода (qsm)
- •8.6.1.Расширенные возможности qspi
- •8.6.2.Подмодуль sci
- •8.7.Микроконтроллер mc68332
- •8.7.1.Функциональное назначение выводов микроконтроллера
- •9.Организация контроллеров pic фирмы Microchip
- •9.1.Однокристальные микроЭвм
- •9.2.Контроллер can-интерфейса
- •10.Особенности архитектуры сигнальных процессоров
- •10.1.Функциональная схема и назначение внешних выводов
- •10.2.Организация памяти
- •10.2.1. Вспомогательные регистры
- •10.2.2.Методы адресации памяти данных
- •10.2.3.Пересылки из одной области памяти в другую
- •10.3.Центральное арифметико-логическое устройство (calu)
- •10.4.Последовательный порт
- •10.5.Системные средства
- •10.5.1.Прерывания
- •10.5.2.Универсальные контакты *bio и xf
- •10.5.3.Внешняя память и интерфейс ввода-вывода
- •10.5.4.Мультипроцессорная обработка и прямой доступ к памяти
- •10.6.Система команд сигнального процессора
- •10.6.1.Способы адресации и форматы команд
- •Команды пересылки и загрузки
- •Арифметико-логические и специальные команды
- •Команды передачи управления
- •Команды управления
- •11.Пример проектирования асу тп: асу тп подготовки резиновой смеси
- •11.1.Существующая система приготовления резиновой смеси
- •11.2.Требования к разрабатываемой асу тп
- •11.3.Выбор способа реализации управляющего блока
- •11.4.Выбор режима работы микроЭвм и распределение адресного пространства
- •11.4.1.Выбор режима работы
- •11.4.2.Распределение ресурсов ввода/вывода
- •11.4.3.Назначение управляющих клавиш и элементы диалога
- •11.4.4.И Только для чтения спользуемые ресурсы микроЭвм
8.2.3.Регистры
Регистры 00-07 используются как регистры данных для 8-, 16- и 32-разрядных операндов во всех операциях, а также могут использоваться как индексные смещения. Регистры АО-А6 - адресные и могут использоваться как указатели базовых адресов, а также как 16- и 32-разрядные операнды почти во всех операциях аналогично регистрам 00-07. Регистры А7 и А7' являются регистрами-указателями на пользовательский и системный стеки, в зависимости от уровня привилегий. Все регистры общего назначения могут использоваться в качестве индексных.
Регистр РС является 32-разрядным счетчиком команд, содержащим адрес следующей исполняемой CPU32 команды.
Статусный регистр (SR) хранит состояние процессора. В нем содержатся флаги условий, которые отражают результат исполнения предыдущей команды и могут быть использованы в программе для условного исполнения.
Базовый регистр таблицы векторов (VBR) содержит базовый адрес 1024-байтной таблицы из 256-ти векторов обработки исключительных ситуаций. Вектора содержат адреса процедур, которым передается управление после обработки исключительной ситуации процессором. Для доступа к таблице векторов значение этого регистра прибавляется к смещению вектора прерывания.
Регистры изменения функционального кода содержат 3-битные значения, которые могут считаться расширением 24-разрядного линейного адреса и предоставлять до восьми 16-мегабайтных адресных пространств. Эти пространства подразделяются на пользовательские и системные, которые, в свою очередь, делятся на пространства кода и данных.
Пользовательские регистры |
|||||||
31 16 |
15 8 |
7 0 |
|
|
|||
|
|
|
D0 |
Регистры данных |
|||
|
|
|
D1 |
||||
|
|
|
D2 |
||||
|
|
|
D3 |
||||
|
|
|
D4 |
||||
|
|
|
D5 |
||||
|
|
|
D6 |
||||
|
|
|
D7 |
||||
|
|
|
|
|
|||
31 16 |
15 8 |
7 0 |
|
|
|||
|
|
|
A0 |
Регистры адреса |
|||
|
|
|
A1 |
||||
|
|
|
A2 |
||||
|
|
|
A3 |
||||
|
|
|
A4 |
||||
|
|
|
A5 |
||||
|
|
|
A6 |
||||
|
|
|
|
|
|||
31 16 |
15 8 |
7 0 |
|
|
|||
|
|
|
A7 |
USP – указатель стека |
|||
|
|
|
|
пользователя |
|||
31 16 |
15 8 |
7 0 |
|
|
|||
|
|
|
PC |
– Счетчик команд |
|||
|
|
|
|
|
|||
|
|
7 0 |
|
|
|||
|
|
|
CCR |
– Регистр флагов |
|||
Дополнительные регистры, доступные в супервизорном режиме |
|||||||
31 16 |
15 8 |
7 0 |
|
|
|||
|
|
|
A7’ |
SSP – указатель сис- |
|||
|
|
|
|
темного стека |
|||
|
15 8 |
7 0 |
|
|
|||
|
|
(CCR) |
SR |
– Статусный регистр |
|||
31 16 |
15 8 |
7 0 |
|
|
|||
|
|
|
VBR |
– Базовый регистр |
|||
|
|
|
|
таблицы векторов |
|||
|
|
2 0 |
|
|
|||
|
|
|
SFC |
– Регистры альтернативных функциональных кодов |
|||
|
|
|
DFC |
||||
|
|
|
|
Рис. 8.41. Регистры CPU.
Для доступа к специфической системной информации (например для чтения вектора прерывания в цикле подтверждения прерывания) существует пространство процессора. Соответствующее пространство выбирается сигналами функционального кода FC2 – FC0, что обеспечивает внешнее отличие обращений к шине в различных режимах и к различным пространствам - кода, данных и процессора.