
- •Микропроцессорные системы для автоматизации технологических процессов
- •7.1. Введение 39
- •8. Семейство 32-разрядных микроЭвм фирмы Motorola 88
- •9. Организация контроллеров pic фирмы Microchip 113
- •10. Особенности архитектуры сигнальных процессоров 125
- •10.2. Организация памяти 136
- •10.5.1. Прерывания 150
- •11. Пример проектирования асу тп: асу тп подготовки резиновой смеси 158
- •1.Введение
- •2.Архитектура управляющих цвм
- •2.1.Требования к цвм в контуре управления. Сравнительный анализ архитектур
- •2.1.1.Первая массовая управляющая цвм pdp-8
- •2.1.2.Семейства управляющих цвм pdp-11/lsi-11
- •3.Проблема связи между уровнями в многоуровневых мпс
- •3.1.Микроконтроллеры экр1847вг6 (upi - 42)
- •4.Клавиатура и индикация в мпс
- •4.1.Двоичная индикация и ключи
- •4.2.Матричная клавиатура
- •4.3.Сегментная индикация
- •4.4.Контроллер клавиатуры и индикации к580вв79
- •4.4.1.Работа контроллера
- •4.4.1.1.Управление клавиатурой
- •4.4.1.2.Управление дисплеем
- •5.Однокристальные микроЭвм – общие принципы организации
- •5.1.Особенности архитектуры 8-разрядный оэвм фирмы intel
- •5.1.1.Омэвм 8048
- •5.1.2.Семейство омэвм mcs-51
- •6.Обзор 8-разрядных контроллеров фирмы Motorola
- •6.1.Архитектура процессорного модуля семейства mc68hc05
- •6.1.1.Архитектура цпу
- •6.1.2.Организация памяти.
- •6.1.3.Встроенная подсистема ввода/вывода
- •6.2.Семейство мс68нс08
- •6.3.Семейство мс68нс11
- •7.Однокристальная микроЭвм mc68hc11e9
- •7.1.Введение
- •7.1.1.Характеристики
- •7.1.2.Характеристики представителей семейства mc68hc11.
- •7.1.3.Программная модель mc68hc11e9
- •7.1.4.Внутренняя структура и назначение выводов
- •7.1.5.Режимы работы
- •7.1.6.Карта памяти
- •7.1.7.Эсппзу и его программирование
- •7.2.Параллельный ввод/вывод
- •7.2.1.1.Синхронный параллельный обмен
- •7.2.1.2.Асинхронный параллельный обмен
- •7.2.1.2.1.Простой стробируемый ввод/вывод
- •7.2.1.2.1.1.Стробируемый ввод в порт c
- •7.2.1.2.1.2.Стробируемый вывод из порта b
- •7.2.1.2.2.Ввод/вывод с полным квитированием установления связи.
- •7.2.1.2.3.Режима ввода с полным квитированием установления связи
- •7.2.1.2.4.Режима вывода с полным квитированием установления связи
- •7.2.1.2.5.Режима двунаправленного обмена
- •7.2.2.Синхронный параллельный обмен
- •7.2.2.1.Выбор режимов асинхронного обмена
- •7.2.2.2.Краткое резюме по способам параллельного обмена в…е9
- •7.3.Последовательный интерфейс связи (sci).
- •7.3.1.Формат данных
- •7.3.2. Структура последовательного интерфейса связи
- •7.3.3.Передача данных
- •7.3.4.Прием данных
- •7.3.4.1.Распознавание старт-бита
- •7.3.4.2.Особенности при работе в системах с несколькими приемниками
- •7.4.Последовательный периферийный интерфейс (spi).
- •7.4.1.Структура spi
- •7.4.2.Регистры spi.
- •7.4.3.Функциональное описание.
- •7.4.3.1.Работа системы с несколькими ведомыми устройствами
- •7.5.Система контроля временных интервалов
- •7.5.1.Входная фиксация
- •7.5.2.Выходное сравнение
- •7.5.2.1.Принудительное сравнение
- •7.5.2.2.Особенности выходного сравнения 1
- •7.5.3.Счетчик внешних событий
- •7.5.4.Генератор прерываний реального времени
- •7.6.Подсистема аналого-цифрового преобразователя
- •7.7.Прерывания
- •7.7.1.Дисциплина обслуживания прерываний
- •7.7.1.1.Приоритеты запросов
- •7.8.Специальные средства микроконтроллера
- •7.8.1.Регистр выбора конфигурации (option).
- •7.8.2.Режимы пониженного энергопотребления.
- •7.9.Система команд микроЭвм мс68нс11е9
- •7.10.Особенности организации микроЭвм mc68hc11f1
- •7.10.1.Особенности параллельного ввода/вывода
- •7.10.2.Особенности карты памяти mc68hc11f1
- •7.10.3.Функции выбора кристалла (Chip Selects)
- •8.Семейство 32-разрядных микроЭвм фирмы Motorola
- •8.1.Модульность архитектуры
- •8.2.1.Основные характеристики cpu32:
- •8.2.2.Программная модель
- •8.2.3.Регистры
- •8.2.4.Типы данных
- •8.2.5.Системные особенности
- •8.2.6.Система команд
- •8.3.Модуль системной интеграции (sim)
- •8.3.1.Функционирование шины
- •8.3.2. Блок конфигурации и защиты системы
- •8.3.3. Логика выборки внешних устройств
- •8.4.Таймерный сопроцессор (tpu)
- •8.4.1.Таймерные функции высокой точности
- •8.4.2.Характеристики tpu
- •8.4.3.Общая концепция tpu
- •8.5.Озу (с эмуляцией tpu)
- •8.6.Модуль буферизованного последовательного ввода/вывода (qsm)
- •8.6.1.Расширенные возможности qspi
- •8.6.2.Подмодуль sci
- •8.7.Микроконтроллер mc68332
- •8.7.1.Функциональное назначение выводов микроконтроллера
- •9.Организация контроллеров pic фирмы Microchip
- •9.1.Однокристальные микроЭвм
- •9.2.Контроллер can-интерфейса
- •10.Особенности архитектуры сигнальных процессоров
- •10.1.Функциональная схема и назначение внешних выводов
- •10.2.Организация памяти
- •10.2.1. Вспомогательные регистры
- •10.2.2.Методы адресации памяти данных
- •10.2.3.Пересылки из одной области памяти в другую
- •10.3.Центральное арифметико-логическое устройство (calu)
- •10.4.Последовательный порт
- •10.5.Системные средства
- •10.5.1.Прерывания
- •10.5.2.Универсальные контакты *bio и xf
- •10.5.3.Внешняя память и интерфейс ввода-вывода
- •10.5.4.Мультипроцессорная обработка и прямой доступ к памяти
- •10.6.Система команд сигнального процессора
- •10.6.1.Способы адресации и форматы команд
- •Команды пересылки и загрузки
- •Арифметико-логические и специальные команды
- •Команды передачи управления
- •Команды управления
- •11.Пример проектирования асу тп: асу тп подготовки резиновой смеси
- •11.1.Существующая система приготовления резиновой смеси
- •11.2.Требования к разрабатываемой асу тп
- •11.3.Выбор способа реализации управляющего блока
- •11.4.Выбор режима работы микроЭвм и распределение адресного пространства
- •11.4.1.Выбор режима работы
- •11.4.2.Распределение ресурсов ввода/вывода
- •11.4.3.Назначение управляющих клавиш и элементы диалога
- •11.4.4.И Только для чтения спользуемые ресурсы микроЭвм
7.10.2.Особенности карты памяти mc68hc11f1
Ресурсы микроЭВМ располагаются в едином адресном пространстве объемом 64К байт и включают: блок системных регистров (96 байт), блок ОЗУ (1024 байта), блок ЭСПППЗУ (512 байт), блок загрузочного ПЗУ (256 байт), которое доступно только в специальном загрузочном режиме. Кроме того, в расширенных режимах возможно подключение внешней памяти.
96-байтовый блок регистров помещается после сброса по адресу 1000 и может быть перемещен на начало любой 4К страницы (x000) путем записи соответствующего значения в регистр INIT.
1024-байтовое ОЗУ изначально размещается по адресам 0000 - 03FF. Если ОЗУ и блок регистров расположены в одной и той же 4К странице, первые 96 байтов ОЗУ недоступны (так как регистры имеют более высокий приоритет). Перемещение ОЗУ достигается записью соответствующих значений в регистре INIT.
Массив ЭСППЗУ (512 байт), если он разрешен в регистре CONFIG, после сброса начинается с адреса FE00. В расширенном и специальном тестовом режимах ЭСППЗУ может быть перемещено на начало другой 4К страницы (xE00) программированием битов ЕЕ[3:0] в регистре CONFIG. В однокристальном и загрузочном режимах ЭСППЗУ не может быть перемещено.
В специальном загрузочном режиме загрузочное ПЗУ адресуется BF00-BFFF. Векторы для загрузочного режима содержатся в загрузочной программе. ПЗУ занимает 256 байт в карте памяти, даже если не все его ячейки используются.
7.10.3.Функции выбора кристалла (Chip Selects)
Функции выбора кристалла введены в МЭВМ, чтобы упростить взаимодействие между микроконтроллером и внешними устройствами. В MC68HC11F1 есть четыре программно-настраиваемые функции выбора кристалла, которые применяются в расширенных режимах работы МЭВМ. Это два "выбора кристалла" для устройств ввода/вывода (CSIO1 и CSIO2); программный "выбор кристалла" (CSPROG), который используется для селекции внешней памяти, и универсальный "выбор кристалла" (CSGEN), он наиболее гибкий и применяется для выбора внешних устройств.
Сигналы выбора кристалла посылаются через выводы порта G. К подсистеме «выбора кристалла» относятся также четыре системных регистра:
CSSTRH ($105C) – обеспечивает выбор растяжки длительности машинного цикла по адресам функции выбора кристалла;
CSCTL ($105D) – регистр управлениями функциями выборов кристалла CSIO, CSPROG, обеспечивает разрешение сигналов, выбор их полярности и определяет размер блока для CSPROG;
CSGADR ($105E) – содержит базовый адрес блока для CSGEN;
CSSGSIZ ($105F) – определяет размер блока и полярность CSGEN а также фазовые характеристики сигналов CS.
Каждому из четырех сигналов выбора кристалла ставится в соответствие компактная область адресов (блок). Сигналы выбора кристалла (если они разрешены) возникают всякий раз, когда МЭВМ обращается по адресам, входящим в соответствующий блок.
Каждый из сигналов выбора кристалла может быть разрешен или запрещен специальным разрядом регистра управления12. Для каждого из сигналов можно выбрать активный уровень (высокий или низкий). Наконец, для каждого сигнала можно выбрать фазу его активности, совпадающую с высоким уровнем E-clock или с активностью адреса на шине адреса.
Сигналы управления шиной и сигналы выбора кристалла синхронизированы с внешней тактовой частотой машинных циклов E-clock. Период машинных циклов может растягиваться, если внешние устройства работают медленнее, чем МЭВМ. Для каждого из четырех сигналов CS в регистре CSSTRH предусмотрено двухбитовое поле, значение которого определяет число дополнительных периодов Е-clock в машинных циклах по адресам блока, соответствующего CS (от 0 до 3).
Сигналам CSIO1 и CSIO2 соответствуют блоки адресов фиксированного размера и положения, расположенные на той же странице, что и блок системных регистров (которые занимают адреса х000 .. х05F): CSIO1 – х060 .. х7FF (1952 байта); CSIO2 – х800 .. хFFF (2048 байт).
Блок адресов, соответствующий программному выбору кристалла CSPROG жестко привязан к последнему адресу FFFF, а размер блока определяется значением двухбитового поля регистра CSCTL[1:0] и может составить 8, 16, 32 или 64 Кбайта. Таким образом, CSPROG, если он разрешен, всегда выбирает старшие адреса памяти, в которых расположены вектора прерываний и, обычно, стартовый адрес программы.
Для блока адресов сигнала CSGEN можно выбрать не только размер, но и начало блока (базовый адрес). Размер блока определяется тремя младшими разрядами регистра CSSGSIZ и может составить 64, 32, 16, 8, 4, 2, 1 и 0 Кбайт, а шесть старших бит базового адреса задаются в регистре CSGADR.
Если области адресов CSPROG и CSGEN пересекаются и оба они разрешены, то на общих адресах вырабатывается только один сигнал – в соответствии со значением бита CSCTL[3] = GCSPR. При GCSPR = 0 вырабатывается CSPROG, иначе – CSGEN.
Случаи конфликтов с CSIO не определены (?).