
- •Микропроцессорные системы для автоматизации технологических процессов
- •7.1. Введение 39
- •8. Семейство 32-разрядных микроЭвм фирмы Motorola 88
- •9. Организация контроллеров pic фирмы Microchip 113
- •10. Особенности архитектуры сигнальных процессоров 125
- •10.2. Организация памяти 136
- •10.5.1. Прерывания 150
- •11. Пример проектирования асу тп: асу тп подготовки резиновой смеси 158
- •1.Введение
- •2.Архитектура управляющих цвм
- •2.1.Требования к цвм в контуре управления. Сравнительный анализ архитектур
- •2.1.1.Первая массовая управляющая цвм pdp-8
- •2.1.2.Семейства управляющих цвм pdp-11/lsi-11
- •3.Проблема связи между уровнями в многоуровневых мпс
- •3.1.Микроконтроллеры экр1847вг6 (upi - 42)
- •4.Клавиатура и индикация в мпс
- •4.1.Двоичная индикация и ключи
- •4.2.Матричная клавиатура
- •4.3.Сегментная индикация
- •4.4.Контроллер клавиатуры и индикации к580вв79
- •4.4.1.Работа контроллера
- •4.4.1.1.Управление клавиатурой
- •4.4.1.2.Управление дисплеем
- •5.Однокристальные микроЭвм – общие принципы организации
- •5.1.Особенности архитектуры 8-разрядный оэвм фирмы intel
- •5.1.1.Омэвм 8048
- •5.1.2.Семейство омэвм mcs-51
- •6.Обзор 8-разрядных контроллеров фирмы Motorola
- •6.1.Архитектура процессорного модуля семейства mc68hc05
- •6.1.1.Архитектура цпу
- •6.1.2.Организация памяти.
- •6.1.3.Встроенная подсистема ввода/вывода
- •6.2.Семейство мс68нс08
- •6.3.Семейство мс68нс11
- •7.Однокристальная микроЭвм mc68hc11e9
- •7.1.Введение
- •7.1.1.Характеристики
- •7.1.2.Характеристики представителей семейства mc68hc11.
- •7.1.3.Программная модель mc68hc11e9
- •7.1.4.Внутренняя структура и назначение выводов
- •7.1.5.Режимы работы
- •7.1.6.Карта памяти
- •7.1.7.Эсппзу и его программирование
- •7.2.Параллельный ввод/вывод
- •7.2.1.1.Синхронный параллельный обмен
- •7.2.1.2.Асинхронный параллельный обмен
- •7.2.1.2.1.Простой стробируемый ввод/вывод
- •7.2.1.2.1.1.Стробируемый ввод в порт c
- •7.2.1.2.1.2.Стробируемый вывод из порта b
- •7.2.1.2.2.Ввод/вывод с полным квитированием установления связи.
- •7.2.1.2.3.Режима ввода с полным квитированием установления связи
- •7.2.1.2.4.Режима вывода с полным квитированием установления связи
- •7.2.1.2.5.Режима двунаправленного обмена
- •7.2.2.Синхронный параллельный обмен
- •7.2.2.1.Выбор режимов асинхронного обмена
- •7.2.2.2.Краткое резюме по способам параллельного обмена в…е9
- •7.3.Последовательный интерфейс связи (sci).
- •7.3.1.Формат данных
- •7.3.2. Структура последовательного интерфейса связи
- •7.3.3.Передача данных
- •7.3.4.Прием данных
- •7.3.4.1.Распознавание старт-бита
- •7.3.4.2.Особенности при работе в системах с несколькими приемниками
- •7.4.Последовательный периферийный интерфейс (spi).
- •7.4.1.Структура spi
- •7.4.2.Регистры spi.
- •7.4.3.Функциональное описание.
- •7.4.3.1.Работа системы с несколькими ведомыми устройствами
- •7.5.Система контроля временных интервалов
- •7.5.1.Входная фиксация
- •7.5.2.Выходное сравнение
- •7.5.2.1.Принудительное сравнение
- •7.5.2.2.Особенности выходного сравнения 1
- •7.5.3.Счетчик внешних событий
- •7.5.4.Генератор прерываний реального времени
- •7.6.Подсистема аналого-цифрового преобразователя
- •7.7.Прерывания
- •7.7.1.Дисциплина обслуживания прерываний
- •7.7.1.1.Приоритеты запросов
- •7.8.Специальные средства микроконтроллера
- •7.8.1.Регистр выбора конфигурации (option).
- •7.8.2.Режимы пониженного энергопотребления.
- •7.9.Система команд микроЭвм мс68нс11е9
- •7.10.Особенности организации микроЭвм mc68hc11f1
- •7.10.1.Особенности параллельного ввода/вывода
- •7.10.2.Особенности карты памяти mc68hc11f1
- •7.10.3.Функции выбора кристалла (Chip Selects)
- •8.Семейство 32-разрядных микроЭвм фирмы Motorola
- •8.1.Модульность архитектуры
- •8.2.1.Основные характеристики cpu32:
- •8.2.2.Программная модель
- •8.2.3.Регистры
- •8.2.4.Типы данных
- •8.2.5.Системные особенности
- •8.2.6.Система команд
- •8.3.Модуль системной интеграции (sim)
- •8.3.1.Функционирование шины
- •8.3.2. Блок конфигурации и защиты системы
- •8.3.3. Логика выборки внешних устройств
- •8.4.Таймерный сопроцессор (tpu)
- •8.4.1.Таймерные функции высокой точности
- •8.4.2.Характеристики tpu
- •8.4.3.Общая концепция tpu
- •8.5.Озу (с эмуляцией tpu)
- •8.6.Модуль буферизованного последовательного ввода/вывода (qsm)
- •8.6.1.Расширенные возможности qspi
- •8.6.2.Подмодуль sci
- •8.7.Микроконтроллер mc68332
- •8.7.1.Функциональное назначение выводов микроконтроллера
- •9.Организация контроллеров pic фирмы Microchip
- •9.1.Однокристальные микроЭвм
- •9.2.Контроллер can-интерфейса
- •10.Особенности архитектуры сигнальных процессоров
- •10.1.Функциональная схема и назначение внешних выводов
- •10.2.Организация памяти
- •10.2.1. Вспомогательные регистры
- •10.2.2.Методы адресации памяти данных
- •10.2.3.Пересылки из одной области памяти в другую
- •10.3.Центральное арифметико-логическое устройство (calu)
- •10.4.Последовательный порт
- •10.5.Системные средства
- •10.5.1.Прерывания
- •10.5.2.Универсальные контакты *bio и xf
- •10.5.3.Внешняя память и интерфейс ввода-вывода
- •10.5.4.Мультипроцессорная обработка и прямой доступ к памяти
- •10.6.Система команд сигнального процессора
- •10.6.1.Способы адресации и форматы команд
- •Команды пересылки и загрузки
- •Арифметико-логические и специальные команды
- •Команды передачи управления
- •Команды управления
- •11.Пример проектирования асу тп: асу тп подготовки резиновой смеси
- •11.1.Существующая система приготовления резиновой смеси
- •11.2.Требования к разрабатываемой асу тп
- •11.3.Выбор способа реализации управляющего блока
- •11.4.Выбор режима работы микроЭвм и распределение адресного пространства
- •11.4.1.Выбор режима работы
- •11.4.2.Распределение ресурсов ввода/вывода
- •11.4.3.Назначение управляющих клавиш и элементы диалога
- •11.4.4.И Только для чтения спользуемые ресурсы микроЭвм
2.1.1.Первая массовая управляющая цвм pdp-8
В середине 60-х годов на базе универсального блока управления ядерным реактором в фирме DEC2 создается УЦВМ PDP-8 (Programmer Data Processor - 8), которой суждено было положить начало новому явлению - массовому внедрению ВТ в управление технологическими процессами и объектами.
PDP-8 была и по тем временам предельно простой и дешевой и обладала следующими характеристиками:
разрядность процессора - 12 бит;
объем ОЗУ - 409612 бит;
система одноадресных команд содержала всего 8 (!) операций -
сложение
конъюнкция
загрузка Аккумулятора
безусловный переход
условный переход по нулю
вызов подпрограммы
ввод/вывод
группа безадресных команд
среднее время выполнения команды - 3 мкС;
стоимость - $18 тыс.
К 1977 году было выпущено более 50 тыс. экземпляров PDP-8. В СССР разными министерствами выпускались (в значительно меньших количествах) версии PDP-8 под именами “Электроника-100”, “Саратов”.
2.1.2.Семейства управляющих цвм pdp-11/lsi-11
П
риобретя
опыт разработки и эксплуатации PDP-8,
фирма DEC в конце 70-х годов разработала
семейство миниЭВМ PDP-11, ориентированных
прежде всего на решение задач управления.
Архитектура семейства имела несколько
принципиально новых решений, главным
из которых явилось создание интерфейса
Unibus.
Рис. 2.6. Архитектура мини-ЭВМ PDP-11
Интерфейс Unibus (Общая шина) представляет собой набор линий, передающих информацию различных типов - данные, адреса и управляющие сигналы, причем к этим линиям одинаковым образом подключаются все устройства миниЭВМ (Рис. 2 .6). В каждый момент времени по интерфейсу могут обмениваться два устройства, из которых одно является активным, а другое - пассивным.
Такая организация интерфейса позволяет процессору взаимодействовать непосредственно с регистрами внешних устройств (как с ячейками памяти), что удобно при организации работы системы в реальном времени.
Архитектура мини-ЭВМ PDP-11 и микроЭВМ LSI-11 (с шиной Q-bus) наиболее полно отражала идеологию единого адресного пространства с возможностью доступа одинаковым образом к регистрам процессора, ячейкам памяти и регистрам внешних устройств. В системе команд DEC отсутствуют команды ввода/вывода, доступ к внешним устройствам осуществляется в едином адресном пространстве с использованием разнообразных способов адресации, что позволяет модифицировать ячейку ЗУ или регистр ВУ так же легко, как РОН процессора. По умолчанию регистрам ВУ отводятся последние (старшие) 8К байт адресного пространства, что дает возможность динамически перемещать область ВУ при наращивании объемов памяти (в процессе эволюции PDP-11/ LSI-11 адресная шина включала 16 - 18 - 20 - 22 разрядов).
Единое адресное пространство, с одной стороны, упрощает связь с внешними устройствами, но, с другой стороны - ограничивает быстродействие системы при обмене с памятью. В микропроцессорных системах на базе МП INTEL, как правило, используют раздельное адресное пространство, т.е. применяют команды типа MOV для связи с памятью и команды IN, OUT - для обмена с ВУ, однако принцип интерфейса “Общая шина” сохраняется, так как и адреса и данные для памяти и ВУ передаются по одним и тем же линиям. Лишь сигналы управления при обращении к ОЗУ и ВУ разные - WRM, RDM и WRIO, RDIO соответственно.
Решение задач АСУ ТП во многих случаях не требует большой вычислительной мощности ЦВМ. На первый план выступают такие характеристики МПС, как низкая стоимость, высокая надежность (в том числе, при работе в агрессивных средах, в условиях перепадов напряжения питания, температур, ускорений и т.п.), удобство модификации при изменении алгоритма управления. Поэтому, по мере роста разрешающей способности интегральных технологий, наряду с все более мощными микропроцессорами, выпускаются однокристальные микроЭВМ, в которых дополнительные ресурсы кристаллов используются для построения памяти, периферийных контроллеров и систем ввода/вывода (в том числе и специализированных).
В процессе освоения выпуска однокристальных микроЭВМ (ОМЭВМ) некоторые фирмы предлагали промежуточные варианты между микропроцессором и ОМЭВМ.
Так, на базе i8080 выпускался комплект из трех БИС, на одной из которых располагался микропроцессор i8085 (почти полный аналог i8080), на другом - небольшое ОЗУ и контроллер параллельного обмена, на третьем - ПЗУ и дополнительные порты ввода/вывода.
На базе 16-разрядного микропроцессора i8086 выпускался микропроцессор i80186, который содержал на кристалле, помимо процессора i8086, четырехвходовой контроллер прерываний, двухканальный контроллер ПДП, два таймера и программируемый селектор адреса.
Однако, подобные изделия, не успев получить широкого распространения, вытеснялись полноценными ОМЭВМ, которые, с одной стороны, могли работать непосредственно в контуре управления систем, на требующих значительных ресурсов вычислительной мощности, а, кроме того, позволяли легко наращивать ресурсы при необходимости.