7.3.4.2.Особенности при работе в системах с несколькими приемниками

Некоторые особенности SCI позволяют уменьшить затраты при его обслуживании в системах с несколькими приемниками. Программно каждый приемник определяет первый символ каждого нового сообщения. Если сообщение предназначено для другого приемника, то SCI переходит в режим ожидания, чтобы остаток сообщения не вызывал его активизацию. Когда бы ни началось новое сообщение, приемник выходит из режима ожидания для вычисления начального символа этого сообщения.

Приемник SCI в режиме ожидания может быть настроен для (используя бит WAKE в SCCR1) выхода из него двумя методами: выход по свободной линии или выход по адресному маркеру.

Выход по свободной линии производится как только линия RxD становится свободной, т.е. имеет высокий логический уровень на время передачи 10 (или 11) бит информации. Системы, использующие данный метод активизации, должны держать линию свободной по крайней мере в течение передачи одного символа для вывода приемника из режима ожидания, но не должны оставлять линию свободной между символами внутри сообщения.

П ри выходе по адресному маркеру старший бит каждого символа используется для указания того, является ли символ адресом (если 1) или данными (если 0). Приемник выходит из режима ожидания, когда принимается адресный символ. Системы, использующие данный метод, должны устанавливать старший бит первого символа каждого сообщения и сбрасывать его в других символах сообщения. Линия может быть свободной между символами сообщения, но не обязательно должна оставаться свободной между сообщениями.

Рис. 7.31. Схема деления тактовой частоты SCI

7.4.Последовательный периферийный интерфейс (spi).

Последовательный интерфейс связи (SPI) – это синхронный интерфейс, который позволяет нескольким микроконтроллерам с SPI, либо периферийным устройствам типа SPI взаимодействовать между собой. Стандарт SPI требует отдельных линий связи как для данных (входных и выходных), так и для сигнала синхронизации, при этом реализуется дуплексный синхронный режим передачи с тремя линиями связи. Система SPI MC68HC11E9 может быть настроена для работы как в режиме ведущего, так и в режиме ведомого устройства.

7.4.1.Структура spi

Структурная схема последовательного периферийного интерфейса (Рис. 7 .32) включает в себя включает в себя сдвиговый регистр приема/передачи SPDR ($102A) с буфером для чтения, схему формирования тактовой частоты передачи, буферные схемы и логику управления выводами и два программно-доступных регистра - управления SPCR ($1028) и статуса SPSR ($1029).

SPI может работать в режиме ведущего или ведомого устройства. Ведущее устройство генерирует сигналы синхронизации обмена. SPI имеет 4 внешних вывода, которые, в зависимости от режима работы устройства, выполняют различные функции.

Все выходные линии, используемые SPI, должны иметь установленными соответствующие биты регистра направления передачи данных. Если какой-либо бит сброшен, то соответствующая линия связи отсоединяется от логики SPI и становится линией ввода общего назначения. Все входные линии SPI функционируют как входы, независимо от состояния соответствующих битов регистра направления.

Вывод MISO настраивается как вход у ведущего и как выход у ведомого устройства. Линия MISO является одной из двух линией, по которым происходит последовательная передача данных в одном и том же направлении по каждой из линий, причем первым передается старший бит байта. Если при работе в режиме ведомого устройства данное устройство не выбрано, то вывод MISO находится в высокоимпедансном состоянии.

Вывод MOSI настраивается как выход у ведущего и как вход у ведомого устройства. Линия MOSI является одной из двух линией, по которым происходит последовательная передача данных в одном и том же направлении, причем первым передается старший бит байта.

Линия SCK используется для синхронизации передачи данных как по линии MOSI, так и по линии MISO. Ведущее и ведомое устройства могут обмениваться байтами информации в течение восьми последовательных тактов синхронизации. Так как сигналы синхронизации формируются ведущим устройством, то у ведомого устройства данная линия настроена на ввод данных.

Вход SS\ используется для выбора ведомого устройства. Сигнал на этой линии у ведомого устройства должен принять низкий уровень до начала обмена данными и должен оставаться низким в течение всего времени обмена. У ведущего устройства сигнал на этой линии SS\ должен постоянно быть высокого уровня. Если же уровень сигнала становится низким, то устанавливается флаг ошибки MODF регистра статуса SPI (SPSR). Вывод SS\ можно настроить как линию вывода общего назначения посредством записи “1” в бит 5 порта D, запрещая таким образом работу системы контроля. Три других вывода при работе SPI всегда используются самим SPI.

Все выходные линии, используемые SPI, должны иметь установленными соответствующие биты регистра направления передачи данных. Если какой-либо бит сброшен, то соответствующая линия связи отсоединяется от логики SPI и становится линией ввода общего назначения. Все входные линии SPI функционируют как входы, независимо от состояния соответствующих битов регистра направления.

Обмен данными между ведущим и ведомым осуществляется одновременно в двух направлениях (Рис. 7 .33). Когда ведущее устройство передает данные ведомому по линии MOSI, ведомое устройство отвечает посылкой данных ведомому по линии MISO. Этот процесс и является дуплексным обменом данными между двумя устройствами с синхронизацией одним и тем же сигналом. Таким образом, передаваемый байт замещается принимаемым байтом и поэтому не требуются отдельные флаги, сигнализирующие об очистке передатчика и заполнении приемника. Для индикации завершения обмена данными используется один бит SPIF.

Для правильного взаимодействия ведущего и ведомого устройства они должны быть настроены на одинаковую фазу и полярность сигнала синхронизации. Частота синхронизации определяется только настройкой ведущего устройства.

Начало обмена байтами данных между ведущим и ведомым может быть вызвано только посредством записи данных в регистр SPDR ведущего устройства. Обмен данными между ведущим и ведомым осуществляется одновременно в двух направлениях . Когда ведущее устройство передает данные ведомому по линии MOSI, ведомое устройство отвечает посылкой данных ведомому по линии MISO. Этот процесс и является дуплексным обменом данными между двумя устройствами с синхронизацией одним и тем же сигналом. Таким образом, передаваемый байт замещается принимаемым байтом и поэтому не требуются отдельные флаги, сигнализирующие об очистке передатчика и заполнении приемника. После завершения цикла обмена флаг SPIF устанавливается у обоих устройств, участвовавших в обмене. При этом, если установлен бит разрешения прерывания SPIE, будет сформировано внутреннее прерывание канала SPI.

А нализируя флаг SPIF или по прерыванию можно прочитать содержимое регистра SPDR, причем фактически чтение производится из буферного регистра чтения. Чтение значения регистра SPSR с последующим доступом к регистру SPDR (при условии, что флаг SPIF установлен) вызывает сброс флага SPIF. Если бит SPIF установлен, то все попытки записать в регистр SPDR любое значение без предшествующего чтения содержимого регистра SPSR игнорируются.

Рис. 7.32. Блок-схема SPI