
- •Микропроцессорные системы для автоматизации технологических процессов
- •7.1. Введение 39
- •8. Семейство 32-разрядных микроЭвм фирмы Motorola 88
- •9. Организация контроллеров pic фирмы Microchip 113
- •10. Особенности архитектуры сигнальных процессоров 125
- •10.2. Организация памяти 136
- •10.5.1. Прерывания 150
- •11. Пример проектирования асу тп: асу тп подготовки резиновой смеси 158
- •1.Введение
- •2.Архитектура управляющих цвм
- •2.1.Требования к цвм в контуре управления. Сравнительный анализ архитектур
- •2.1.1.Первая массовая управляющая цвм pdp-8
- •2.1.2.Семейства управляющих цвм pdp-11/lsi-11
- •3.Проблема связи между уровнями в многоуровневых мпс
- •3.1.Микроконтроллеры экр1847вг6 (upi - 42)
- •4.Клавиатура и индикация в мпс
- •4.1.Двоичная индикация и ключи
- •4.2.Матричная клавиатура
- •4.3.Сегментная индикация
- •4.4.Контроллер клавиатуры и индикации к580вв79
- •4.4.1.Работа контроллера
- •4.4.1.1.Управление клавиатурой
- •4.4.1.2.Управление дисплеем
- •5.Однокристальные микроЭвм – общие принципы организации
- •5.1.Особенности архитектуры 8-разрядный оэвм фирмы intel
- •5.1.1.Омэвм 8048
- •5.1.2.Семейство омэвм mcs-51
- •6.Обзор 8-разрядных контроллеров фирмы Motorola
- •6.1.Архитектура процессорного модуля семейства mc68hc05
- •6.1.1.Архитектура цпу
- •6.1.2.Организация памяти.
- •6.1.3.Встроенная подсистема ввода/вывода
- •6.2.Семейство мс68нс08
- •6.3.Семейство мс68нс11
- •7.Однокристальная микроЭвм mc68hc11e9
- •7.1.Введение
- •7.1.1.Характеристики
- •7.1.2.Характеристики представителей семейства mc68hc11.
- •7.1.3.Программная модель mc68hc11e9
- •7.1.4.Внутренняя структура и назначение выводов
- •7.1.5.Режимы работы
- •7.1.6.Карта памяти
- •7.1.7.Эсппзу и его программирование
- •7.2.Параллельный ввод/вывод
- •7.2.1.1.Синхронный параллельный обмен
- •7.2.1.2.Асинхронный параллельный обмен
- •7.2.1.2.1.Простой стробируемый ввод/вывод
- •7.2.1.2.1.1.Стробируемый ввод в порт c
- •7.2.1.2.1.2.Стробируемый вывод из порта b
- •7.2.1.2.2.Ввод/вывод с полным квитированием установления связи.
- •7.2.1.2.3.Режима ввода с полным квитированием установления связи
- •7.2.1.2.4.Режима вывода с полным квитированием установления связи
- •7.2.1.2.5.Режима двунаправленного обмена
- •7.2.2.Синхронный параллельный обмен
- •7.2.2.1.Выбор режимов асинхронного обмена
- •7.2.2.2.Краткое резюме по способам параллельного обмена в…е9
- •7.3.Последовательный интерфейс связи (sci).
- •7.3.1.Формат данных
- •7.3.2. Структура последовательного интерфейса связи
- •7.3.3.Передача данных
- •7.3.4.Прием данных
- •7.3.4.1.Распознавание старт-бита
- •7.3.4.2.Особенности при работе в системах с несколькими приемниками
- •7.4.Последовательный периферийный интерфейс (spi).
- •7.4.1.Структура spi
- •7.4.2.Регистры spi.
- •7.4.3.Функциональное описание.
- •7.4.3.1.Работа системы с несколькими ведомыми устройствами
- •7.5.Система контроля временных интервалов
- •7.5.1.Входная фиксация
- •7.5.2.Выходное сравнение
- •7.5.2.1.Принудительное сравнение
- •7.5.2.2.Особенности выходного сравнения 1
- •7.5.3.Счетчик внешних событий
- •7.5.4.Генератор прерываний реального времени
- •7.6.Подсистема аналого-цифрового преобразователя
- •7.7.Прерывания
- •7.7.1.Дисциплина обслуживания прерываний
- •7.7.1.1.Приоритеты запросов
- •7.8.Специальные средства микроконтроллера
- •7.8.1.Регистр выбора конфигурации (option).
- •7.8.2.Режимы пониженного энергопотребления.
- •7.9.Система команд микроЭвм мс68нс11е9
- •7.10.Особенности организации микроЭвм mc68hc11f1
- •7.10.1.Особенности параллельного ввода/вывода
- •7.10.2.Особенности карты памяти mc68hc11f1
- •7.10.3.Функции выбора кристалла (Chip Selects)
- •8.Семейство 32-разрядных микроЭвм фирмы Motorola
- •8.1.Модульность архитектуры
- •8.2.1.Основные характеристики cpu32:
- •8.2.2.Программная модель
- •8.2.3.Регистры
- •8.2.4.Типы данных
- •8.2.5.Системные особенности
- •8.2.6.Система команд
- •8.3.Модуль системной интеграции (sim)
- •8.3.1.Функционирование шины
- •8.3.2. Блок конфигурации и защиты системы
- •8.3.3. Логика выборки внешних устройств
- •8.4.Таймерный сопроцессор (tpu)
- •8.4.1.Таймерные функции высокой точности
- •8.4.2.Характеристики tpu
- •8.4.3.Общая концепция tpu
- •8.5.Озу (с эмуляцией tpu)
- •8.6.Модуль буферизованного последовательного ввода/вывода (qsm)
- •8.6.1.Расширенные возможности qspi
- •8.6.2.Подмодуль sci
- •8.7.Микроконтроллер mc68332
- •8.7.1.Функциональное назначение выводов микроконтроллера
- •9.Организация контроллеров pic фирмы Microchip
- •9.1.Однокристальные микроЭвм
- •9.2.Контроллер can-интерфейса
- •10.Особенности архитектуры сигнальных процессоров
- •10.1.Функциональная схема и назначение внешних выводов
- •10.2.Организация памяти
- •10.2.1. Вспомогательные регистры
- •10.2.2.Методы адресации памяти данных
- •10.2.3.Пересылки из одной области памяти в другую
- •10.3.Центральное арифметико-логическое устройство (calu)
- •10.4.Последовательный порт
- •10.5.Системные средства
- •10.5.1.Прерывания
- •10.5.2.Универсальные контакты *bio и xf
- •10.5.3.Внешняя память и интерфейс ввода-вывода
- •10.5.4.Мультипроцессорная обработка и прямой доступ к памяти
- •10.6.Система команд сигнального процессора
- •10.6.1.Способы адресации и форматы команд
- •Команды пересылки и загрузки
- •Арифметико-логические и специальные команды
- •Команды передачи управления
- •Команды управления
- •11.Пример проектирования асу тп: асу тп подготовки резиновой смеси
- •11.1.Существующая система приготовления резиновой смеси
- •11.2.Требования к разрабатываемой асу тп
- •11.3.Выбор способа реализации управляющего блока
- •11.4.Выбор режима работы микроЭвм и распределение адресного пространства
- •11.4.1.Выбор режима работы
- •11.4.2.Распределение ресурсов ввода/вывода
- •11.4.3.Назначение управляющих клавиш и элементы диалога
- •11.4.4.И Только для чтения спользуемые ресурсы микроЭвм
7.1.7.Эсппзу и его программирование
512 байт ЭСППЗУ размещаются по адресам с B600 по B7FF, однако если, бит EEON регистра CONFIG сброшен в нуль, то ЭСППЗУ запрещено.
ЭСППЗУ может работать в трех режимах:
чтение
стирание
запись.
Время доступа к ЭСППЗУ при чтении не отличается от времени доступа к ПЗУ.
Время записи и стирания ячейки ЭСППЗУ существенно превышает время чтения
Записи в ячейку ЭСППЗУ обычно должно предшествовать стирание, причем возможно запустить процедуру стирания
одного байта;
выровненного блока 16 байт;
всего накопителя ЭСППЗУ.
Содержимое стертого байта ЭСППЗУ - FF. При программировании производится сброс определенных бит в нули. Если какой-нибудь бит следует перепрограммировать из нуля в единицу, то перед программированием отдельной операцией должен быть стерт весь байт.
Программирование и стирание ЭСППЗУ осуществляется с помощью встроенного генератора подкачки заряда. Если тактовая частота Е падает ниже 2 МГц, эффективность работы генератора уменьшается, в то время как увеличивается время, требуемое для программирования или стирания байта. Рекомендуемое время программирования 10 мс при частоте 2 МГц и должна быть увеличена до 20 мс при частоте от 1 до 2 МГц. При частоте ниже 1 МГц генератор должен быть переключен с системной синхронизации на встроенный R-C генератор путем установки бита CSEL регистра OPTION. После переключения следует выждать период в 10 мс для стабилизации работы генератора. Следует заметить, что бит CSEL также управляет синхронизацией для встроенного АЦП.
На режим программирования ЭСППЗУ оказывают влияние два регистра: регистр управления ЭСППЗУ - PPROG и регистр защиты ЭСППЗУ - BPROG. На Рис. 7 .24 показаны форматы этих регистров.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
103B |
ODD |
EVEN |
0 |
BYTE |
ROW |
ERASE |
EELAT |
EEPGM |
PPROG |
RESET |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
1035 |
0 |
0 |
0 |
PTCON |
BPRT3 |
BPRT2 |
BPRT1 |
BPRT0 |
BPROG |
RESET |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
|
Рис. 7.24. Форматы регистров управления ЭСППЗУ
Биты ODD и EVEN регистра PPROG работают только в режиме теста. BYTE определяет режим стирания: 1 - стирает один байт, 0 - стирает строку (16 байт) - при ROW = 0 или все ЭСППЗУ - при ROW = 1, причем при BYTE = 1 значение ROW безразлично. ERASE определяет режим стирания (0 - чтение или программирование, 1 - стирание), а EELAT - режим работы (0 - чтение ЭСППЗУ, 1 - программирование или стирание ЭСППЗУ). Бит EEPGM выключает (при 1) программирующее напряжение.
ERASE |
EELAT |
Режим ЭСППЗУ |
BYTE |
ROW |
Объект стирания |
0 |
0 |
Чтение |
0 |
0 |
Строка 16 байт |
0 |
1 |
Запись |
0 |
1 |
Все ЭСППЗУ |
1 |
1 |
Стирание |
1 |
х |
Один байт |
Бит PTCON регистра BPROG, будучи установленным в 1, запрещает программирование /стирание регистра COFIG, а биты BPRT[3:0] аналогично защищают блоки ЭСППЗУ.
Для операции чтения из ЭСППЗУ требуется, чтобы бит EELAT был сброшен. Само чтение не отличается от обычного обращения к ОЗУ или ПЗУ.
Записи информации в ЭСППЗУ должно в общем случае предшествовать стирание байта, блока или всего ЭСППЗУ. Для стирания достаточно установить в PPROG значения разрядов BYTE и ROW в соответствии с требуемым объектом стирания, а разряд EELAT - в “1”, выполнить команду записи любых данных по (любому) адресу стираемого объекта и на 10 мс включить программирующее напряжение установкой бита EEPGM.
В режиме записи (программирования) ЭСППЗУ биты BYTE и ROW не используются. Для записи байта следует установить разрешение программирования (EELAT =1), выполнить команду записи нужного байта по выбранному адресу и на 10 мс включить программирующее напряжение установкой бита EEPGM. Недопустимо устанавливать оба бита - EELAT и EEPGM - одной командой!