
- •Организация эвм
- •Принципы Неймана построения эвм. Элемент Неймана. Автомат Неймана.
- •Структура классической эвм. Назначение и взаимосвязь ее основных устройств.
- •Машина Тьюринга.
- •Команда и ее формат. Взаимосвязь формата команды и основных параметров эвм
- •Системы кодирования команд. Структура одно-, двух-, трех-, четырехадресной эвм. Естественный и принудительный порядок выполнения программы.
- •Стековая память. Структура безадресной эвм.
- •Цикл выполнения команды. Взаимодействие основных узлов и устройств эвм при автоматическом выполнении команды в трехадресной эвм.
- •Основы схемотехнической реализации эвм
- •Системы логических элементов. Основные параметры логических элементов. Условно-графические обозначения основных логических элементов.
- •Этапы проектирование логических схем на элементах “и-не”, “или-не”. Быстродействие логических схем.
- •Д ешифратор: назначение, таблица истинности. Условно-графическое обозначение.
- •Триггер. Назначение. Классификация триггерных схем.
- •Асинхронный двоичный счетчик. Назначение. Временная диаграмма работы. Оценка быстродействия.
- •Регистры. Назначение. Регистр хранения. Регистр сдвига. Условно-графическое обозначение. Регистр хранения
- •Устройства эвм
- •Устройство управления (уу): назначение, принципы построения.
- •Структурная схема уу с жесткой логикой. Реализация датчика сигналов на счетчике с дешифратором и на сдвиговом регистре.
- •Структурная схема микропрограммного уу.
- •Запоминающие устройства (зу): назначение, основные параметры. Иерархическая структура зу современных эвм.
- •Конвейерная организация работы микропроцессора. Ступени конвейера.
- •Оценка производительности микропроцессора при конвейерной организации работы.
- •Типы конфликтов в конвейере и методы уменьшения их влияния на снижение производительности микропроцессора.
- •Недостаточное дублирование некоторых ресурсов.
- •Система управления памятью. Статическое и динамическое распределение памяти. Страничная организация памяти. Виртуальная память.
- •Система прерываний. Назначение. Последовательность действий компьютера при обработке запросов прерываний.
- •Мультипрограммная эвм
- •Мультипрограммный режим работы эвм. Процесс и ресурс в мультипрограммных эвм.
- •Структура мультипрограммной эвм и особенности ее функционирования. Основные характеристики работы эвм в мультипрограммном режиме.
- •Счет1 - ввод - счет2 - вывод.
- •Одноочередные дисциплины распределения ресурсов в мультипрограммных эвм: fifo, lifo, круговой циклический алгоритм.
- •Многоочередная дисциплина распределения ресурсов в мультипрограммных эвм и ее модификации.
- •Режимы работы мультипрограммных эвм: пакетный, разделения времени, реального времени.
- •Организация работы персональной эвм
- •Структура персональной эвм.
- •Структура микропроцессора 8086, состав и назначение его основных блоков.
- •Организация памяти в ibm pc: физическое адресное пространство, адрес байта, слова, двойного слова.
- •Символическое и машинное представление команд: назначение, область применения.
- •Формат двухоперандной команды ibm pc общего вида. Назначение полей команды.
- •Режимы адресации операндов в ibm pc.
- •Формирование физического адреса в ibm pc в реальном режиме работы.
- •Формат команды ibm pc, использующей непосредственный операнд. Назначение полей команды.
- •Структура 32-разрядного микропроцессора, состав и назначение его основных блоков. Структура 32-разрядного универсального микропроцессора
- •Обработка прерываний в персональной эвм.
- •Порядок обработки прерываний
- •Контроллер приоритетных прерываний. Назначение. Порядок работы. Контроллер приоритетных прерываний
- •Каскадное включение контроллеров приоритетных прерываний
- •Защита памяти в мультипрограммных эвм. Назначение. Классические методы защиты Защита отдельных ячеек памяти. Метод граничных регистров. Метод ключей защиты памяти.
- •Организация защиты памяти в персональной эвм. Защита при управлении памятью. Защита по привилегиям.
- •Ввод-вывод информации в эвм. Проблемы организации ввода вывода и пути их решения.
- •Основные интерфейсные сигналы шины isa.
Триггер. Назначение. Классификация триггерных схем.
Триггер-электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под действием управляющих сигналов. При этом так же скачкообразно изменяется уровень напряжения на выходе тригера.
Предназначен для хранения значения одной логической переменной.
Асинхронный двоичный счетчик. Назначение. Временная диаграмма работы. Оценка быстродействия.
С
четчиком
называется электронная
схема, предназначенная для подсчета
числа сигналов, поступающих
на его счетный вход. Счетчики
используются в устройстве управления
компьютера при построении распределителей
импульсов и организации
циклов, в
счетчиках команд для формирования
адреса выполняемой команды при
естественном порядке выполнения и в
некоторых других устройствах ЭВМ. Также
счетчики широко применяются в качестве
самостоятельных узлов в различных
системах цифровой автоматики.
Суть работы счетчика заключается в изменении на единицу зафиксированного в нем значения с приходом каждого счетного сигнала. Счетчики принято подразделять на суммирующие, вычитающие и реверсивные. Суммирующие счетчики увеличивают свое значение, вычитающие – уменьшают, а реверсивные могут работать как на прибавление, так и на вычитание в зависимости от сигналов управления. Параметром, определяющим информационную емкость счетчика, является модуль пересчета, равный числу внутренних состояний. Это значение проставляется на УГО после аббревиатуры CT.
П
ример
асинхронного трехразрядного двоичного
суммирующего счетчика
приведен на рисунке. Для построения
этого счетчика использованы JK-триггеры
с динамической синхронизацией по спаду
синхросигнала. Каждый JK-триггер
в счетчике включен в режим инвертирования
своего состояния при переключении
синхросигнала с высокого уровня на
низкий.
Временная диаграмма работы счетчика
Быстродействие асинхронного счетчика определяется максимальной задержкой от изменения сигнала на его счетном входе до полного установления состояния всех его выходов. Проведем оценку быстродействия на примере переключения выходов счетчика после поступления восьмого синхросигнала на его вход, так как именно в этом такте время переключения выходов счетчика будет максимальным.
Оценка быстродействия асинхронного счетчика
По фронту 1-0 сигнала С(8) с задержкой сигнала, равной tT, на триггере Q0 происходит изменение сигнала на выходе Q0.
Это изменение, в свою очередь, приведет к переключению сигнала Q1 с соответствующей задержкой относительно переключения Q0.
Вслед за этим с задержкой сигнала на следующем триггере переключится сигнал Q2.
То есть общее время задержки переключения сигналов на выходе трехразрядного счетчика составит 3tT. Очевидно, что для n разрядного счетчика время задержки составит tCT = n·tT
Таким образом, с увеличением разрядности асинхронного счетчика увеличивается его задержка и, следовательно, уменьшается быстродействие.
Этот недостаток устраняется в счетчиках, работающих по синхронной схеме. В них за счет дополнительных управляющих комбинационных схем обеспечивается одновременное переключение всех разрядов при поступлении сигнала на счетный вход (с задержкой, равной задержке одного триггера вне зависимости от разрядности счетчика).
Обычно счетчик имеет вход установки в нулевое состояние (асинхронный сброс составляющих его триггеров в "0"). Некоторые счетчики имеют цепи установки в произвольное начальное состояние, с которого уже будет начинаться операция счета.