- •Многоуровневая структура компьютера
- •Операционная система
- •Функции ос
- •Архитектуры ядра ос
- •Эволюция операционных систем их классификация и основные идеи
- •Режимы работы процессора и кольца защиты.
- •Особенности создания, компиляции и загрузки модуля ядра
- •Клавиатура
- •Архитектура и характеристики процессора
- •Базовая микроархитектура микропроцессора
- •Программная модель процессора х86
- •Содержимое регистра флагов.
- •Расширение базовой архитектуры микропроцессора
- •Память Иерархическая структура памяти. Ключевой принцип построения памяти эвм и его иерархическая организация.
- •Классификация запоминающих устройств
- •Принцип работы кэш памяти.
- •Факторы влияющие на эффективность кэш-памяти.
- •Способ отображения.
- •Алгоритм замещения информации заполненной кэш-памяти
- •Алгоритм согласования содержимого основной памяти и кэш-памяти.
- •Организация кэш-памяти.
- •Принципы организации оперативной памяти пэвм
- •Организация микросхем памяти
- •Характеристики функционирование и типы динамического озу.
- •Типы памяти
- •13.2. Память ddr
- •13.3. Память rdram (Rambus dram)
- •Устройства ввода/вывода
- •Структура связи между основными устройствами вычислительной системы.
- •1 Прямые межпроцессорные связи.
- •2 Через память
- •3 Межпроцессорные связи через коммуникационные каналы.
- •Контроллер прерываний.
- •Прямой доступ к памяти (dma)
- •Следующий набор регистров общий для всех каналов.
- •Контролер имеет 4 режима работы:
- •Типы передачи пдп:
- •Цикл обмена пдп
- •Видеоадаптер
- •Системный таймер
Прямой доступ к памяти (dma)
DMA – это режим обмена данными между устройствами или устройством и основной памятью без участия ЦП.
Скорость данных растет, так как не участвует ЦП.
Контролер DMA имеет 344 бита внутренней памяти в виде RG-ов.
BAR – в нем задается стартовый адрес ОЗУ, с которого начинается передача, содержит 16 разрядов и определяет адрес внутри заданной страницы памяти размером 64k.
WCR – регистр начального счетчика циклов. Задается Начальное число циклов передачи для программируемого канала.
CAR – регистр текущего адреса.
MR – регистр режима. Задает режим работы контролера для своего канала. Используется 6 младших разрядов.
0 и 1 разряды:
00 – проверка;
01 – запись в память;
10 – чтение из памяти;
11 – недопустимая комбинация;
2 разряд:
1 – автоинициализация режима;
0 – запрещена.
3 разряд:
0 – увеличение тек. адреса при обмене
1 – уменьшение ---//---.
4 и 5 разряды:
00 – режим передачи по требованию;
01 – режим одиночной передачи;
10 – режим блочной передачи;
11 – каскадный режим.
Следующий набор регистров общий для всех каналов.
CR – 8-битный регистр, который управляет работой контролера. Он программируется, когда контролер находится в состоянии программирования и очищается командами Reset и MasterClear.
SR – отражает текущее состояние запросов и передач по всем 4-ем каналам.
MR – каждый бит маскирует/демаскирует свой канал ПДП (0 – разрешает, 1 – маскирует).
RR – регистр запросов. Сигнал запроса может задан как обслуживающим устройством, так и программно.
Temporary Register – используется для хранения элемента данных.
Контролер имеет 4 режима работы:
Режим единичной передачи. После каждого цикла освобождает шину.
Режим блочной передачи. В этом режиме наличие сигнала запроса требуется только до момента выдачи контролером сигнала (подтверждения запроса на ПДП). После чего шина не освобождается вплоть до передачи всего блока.
Режим передачи по требованию. Передача идет до тех пор, пока активен сигнал запроса передачи.
Каскадный режим. Позволяет включить в подсистему ПДП более 1 контролера, когда не хватает 4-х каналов ПДП.
Типы передачи пдп:
Память-память. Используется для передачи блока данных из одного места в другое.
Режим автоинициализации. После завершения обычной передачи используемый канал ПДП маскируется и должен быть перепрограммирован для дальнейшей работы с ним. При автоинициализции маскировка каналов после окончания передачи не происходит, а регистр текущего адреса, счетчик циклов автоматически загружается из соответствующих регистров с начальными значениями.
Режим фиксированных приоритетов. В этом режиме канал 0 имеет MAX приоритет, а канал 3 – Min.
Циклический сдвиг приоритетов. Позволяет избежать забивания шины одним каналом. Канал, который передавал получает снижение приоритета.
Режим сжатия времени передачи. Если временные хар-ки быстродействия обменных устройств совпадают, ПДП может сократить время выполнения каждого такта передачи.