У

Архітектура

системної шини

Частота на

системній платі

(МГц)

Ширина шини

(біт)

Швидкість передачі

даних (Мбайт/с)

Таблиця 2.1. Характеристики системних шин

табл. 2.1 представлені характеристики системних шин.

Для шини ISA були розроблено безліч периферійних пристроїв і привнесено безліч удосконалень. Існує 32-розрядна версія цієї найбільш популярної шини з відкритою архітектурою. Її модернізований варіант EISA, однак, не виправдав комерційних чекань розроблювачів, зокрема через конкуренцію з боку самої популярної в наші дні локальної шини PCI.

Швидкість обміну даними між центральним процесором з підсистемою пам'яті і пристроями вводу-виводу (ПВВ): принтерами, відеопідсистемами, пристроями зовнішньої пам’яті (ПЗП) і т.д. визначається, у першу чергу, швидкісними можливостями системної і периферійної шин.

Периферійна шина може бути організована або на самій системній платі, де монтуються контролер і відповідний роз’єм або на платі адаптера. У першому випадку заощаджуються слоти для подальшого розширення ІОС. Як уже відзначалося, всі ПВВ підключаються до системної шини за допомогою рівнобіжного чи послідовного інтерфейсів.

Усі складові частини периферійної шини, так чи інакше відповідають за її функціональні можливості підключаються до ІОС за допомогою т.зв. портів уведення-виведення. Порт це і є інтерфейс, що дозволяє керувати і синхронізувати обмін між процесором, ОЗП і ПЗП.

Перед початком роботи всі порти ініціалізуються, тобто програмуються за допомогою того чи іншого програмного забезпечення, наприклад, драйвера BIOS. При програмуванні портів процесор звертається до них відповідно до привласненим їм адресами вводу-виводу. Часто, у побуті, роз’єми рівнобіжного і послідовного інтерфейсів для підключення пристроїв відповідних типів називають LPT (line printer) і COM (communication) «портами». Це так звані «логічні» імена, а для реальних, фізичних об'єктів —регістрів, призначених для програмування маються фізичні адреси звертання. Наприклад, для рівнобіжних пристроїв LPTI, LРТ2, LРТЗ ці адреси відповідають 378 — 37F, 278 — 27F, ЗВС —ЗВЕ, а для послідовних СОМІ, СОМ2, СОМЗ, СОМ4 — ЗFВ —3FF, 2F8 — 2ГF, ЗЕ — ЗЕ, 2Е8 — 2ЕF.

Де яке уявлення про те, які з пристороїв знаходяться на системній платі (СП) дає блок-схема гіпотетичної ІОС, представлена на рис. 2.1.

Системна плата визначає всі характеристики ІОС. Усяка сучасна СП є багатопрошоркованою з друкованим монтажем. Звичайно, для виготовлення СП використовуються з'єднані один з одним два чи чотири шари підкладок — пластин з ізоляційного матеріала, наприклад, скловолокна, між якими прокладені провідники, що поєднують електронну схему, змонтовану на одній зі сторін такої плати. В внутрішніх шарах розташовуються лінії електроживлення й екрана від наведень і перешкод.

Технологія оптимізації розведення ліній провідників повинна виключати всяку можливість наведень і перекручувань форми імпульсних сигналів. Частоти понад 100 МГц відносяться до діапазону ультракороткохвильового радіодіапазону. Це говорить про те, що навіть малопомітні провідні елементи є випромінювачами укв-хвиль. З цієї причини всі можливі доробки з розпаюванням начіпних елементів не припустимі. Конструкцією СП передбачена заміна лише деяких чипов - процесора, модулів SIMM ОЗУ, кеш-пам'яті L2 і її елементів, RTC CMOS RAM, ROМ BIOS, а також перемичок і знімних плат, інші начіпні елементи монтажу на СП жорстко зафіксовані.

Центровий

процесор

Контролер

кеш-пам’яті L2

Кеш-пам’ять

SRAM, L2

Чіпсет для РСІ-шини

Контролери: DRAM, локальної РСІ-шини, акселератор, міст РСІ

Чипсет для системної шини EISA,

контролер системної шини, шлюз PCI/EISA, переферійний контролер

Рис. 2.1. Блок-схема ІОС