2. Блок-схема микропрограммы выполнения двухадресной команды с записью результата на место первого операнда.

Первый операнд: прямая адресация.

Второй операнд: базовая адресация.

2.1. Микропрограмма выполнения двухадресной команды без совмещения микроопераций во времени.

Блок схема микропрограммы без совмещения во времени представлена на рисунках 2.1.1 и 2.1.2

Рисунок 2.1.1

Рисунок 2.1.2

2.2. Микропрограмма выполнения двухадресной команды после совмещения микроопераций во времени.

Блок схема микропрограммы без совмещения во времени представлена на рисунках 2.2.1 и 2.2.2

Рисунок 2.2.1

Рисунок 2.2.2

3. Структурная схема реализации устройства управления центральным процессором при выполнении двухадресной команды.

Первый операнд: прямая адресация.

Второй операнд: базовая адресация.

Структурная схема реализации устройства управления центральным процессором при выполнении двухадресной команды представлена на рис.3.1.

Рисунок 3.1

Выводы.

В ходе выполнения данной курсовой работы:

1. Изучены принципы организации операционной и управляющей частей центрального процессора.

2. Разработана микропрограмма выполнения двухадресной команды.

3. Разработана структурная схема реализации устройства управления центральным процессором.

Список использованных источников.

1. Звонарева Г. А., Корнеенкова А.В. Учебное пособие для проведения практических занятий, выполнения курсовых и расчётно-графических работ по курсам: «Организация ЭВМ и ВС», «Архитектура ЭВМ и ВС» - М.: МАИ, 2009 – 29 с.

2. Звонарева Г. А. Лекции по курсу «Вычислительные машины, системы и сети», 2012.