4.4. Временные диаграммы работы памяти динамического типа

Рассмотрим временные диаграммы операций записи, считывания и регенерации на примере микросхемы К565РУЗ.

Операция записи

Рис. 4.9.

Для обращения к микросхеме для записи и считывания информации необходимо подать код адреса строк А₀-А₆, одновременно с ним или с некоторой (не нормируется) задержкой сигнал , затем с нормированной задержкой на время удержания адреса строк относительно сигнала должен быть подан код адреса столбцов и через время установления t_ус.а.CAS – сигнал . К моменту подачи кода адреса столбцов на вход DI подводят записываемый бит информации, который сигналом при наличии = 0 фиксируется на входном триггере-защелке. Сигнал записи может быть подан уровнем или импульсом. В последнем случае он должен иметь длительность не менее определенного параметром значения. Если сигнал записи подан уровнем, то фиксацию DI триггером-защелкой производит отрицательный перепад сигнала (при наличии = 0). По окончании записи должна быть выдержана пауза , равная интервалу между сигналами , для восстановления состояния внутренних цепей микросхемы.

Операция считывания

Рис. 4.10.

Адресные и управляющие сигналы должны быть поданы в порядке, аналогичном операции записи. Сигнал =1 может быть подан импульсом или уровнем. Время появления выходного сигнала можно отсчитывать от момента поступления сигналов адреса t_в.а либо сигналов управления, время выборки сигнала t_в.RAS, время выборки сигнала t_в.CAS. При оценке микросхемы по этим параметрам следует иметь в виду, что они взаимосвязаны, и поэтому достаточно знать один из них. Более информативным является параметр t_в.CAS, поскольку информацию выводит из микросхемы сигнал при наличии, конечно, сигнала считывания =1. Из рис. 4.10. следует:

t_в.RAS= t_в.CAS+ t_{ус.CAS. RAS},

где параметр t_{ус.CAS. RAS} устанавливает взаимный сдвиг по времени сигналов и .

Для оценки быстродействия микросхемы памяти в расчет необходимо принимать время цикла записи (считывания) t_ц.зп., t_ц.сч.. Другие временные параметры необходимы для обеспечения бессбойного функционирования микросхем в составе электронной аппаратуры. Перечень временных параметров динамических ОЗУ включает десятки наименований.

Операция регенерации

Как уже было сказано, для обеспечения надежного сохранения записанной в накопителе информации реализуют режим принудительной регенерации. При ее организации наиболее целесообразным и удобным для реализации является режим регенерации сигналом (рис. 4.11) , при котором осуществляют перебор адресов в сопровождении стробирующего сигнала при =1.

Рис. 4.11.

33) Уровни организации и характеристики современных сбис dram.

34) Современные технологии построения сбис dram (frm, edo, bedo, sdram, ddr)

4.5.1. Традиционная память dram

В традиционной памяти сигналы RAS# и CAS#, обслуживающие запоминающие ячейки, вводятся непосредственно по соответствующим линиям интерфейса. Вся последовательность процессов в памяти привязывается именно к этим внешним сигналам. Данных при чтении будут готовы через время T_CAC после сигнала RAS#, но не раньше, чем через T_RAC после сигнала RAS#. Поэтому традиционная динамическая память является относительно медленной (время выборки 70-80нс).

4.5.2. FPM DRAM

На основе стандартных ячеек строится память с быстрым страничным доступом — FPM (Fast Page Mode) DRAM. Здесь для доступа к ячейкам, расположенным в разных колонках одной строки, используется всего один импульс RAS, во время которого выполняется серия обращений с помощью только импульсов CAS. Нетрудно догадаться, что в пакетных циклах доступа получается выигрыш во времени. Так, память FPM со временем доступа 60–70 нс при частоте шины 66 МГц может обеспечить цикл чтения 5-3-3-3 (это означает, что для обращения к первому биту данных необходимо 5 тактов, а для последующих – по три такта). Пока не изменился номер страницы, в циклах обмена исключены некоторые этапы, что сокращает длительность циклов.

Режим FPM — начало линии развития методов повышения быстродействия динамических ЗУ. По быстродействию его возможности уже намного пре­вышены более поздними разработками, тем не менее, метод FPM находит свою область применения, и соответствующие ЗУ до сих пор занимают дос­таточно большой сектор рынка.

Дополнительные средства для организации режима FPM просты: требуется лишь проверять принадлежность очередного адреса текущей странице (строке), что позволяет выполнять цикл страничного режима. В противном случае требуется выполнение обычного (полного) цикла.

4.5.3. EDO DRAM

Начиная с 1995 года, в компьютерах на основе Pentium используется новый тип оперативной памяти – EDO. Еще его иногда называют Hyper Page Mode. Память типа EDO была разработана и запатентована фирмой Micron Technology. Структуры типа EDORAM (Extended Data Out RAM, т. е. ОЗУ с расширен­ным выводом данных) близки к структурам FPM и отличаются от них мо­дификацией процесса вывода данных. В EDORAM данные в усилителях-регенераторах не сбрасываются по окончании строба CAS. В микросхемы памяти были введены регистры-защелки, поэтому считываемые данные присутствуют на выходе даже после подъема CAS. Это позволило не дожидаться, пока внешняя схема примет данные, а, следовательно, сократить время действия CAS. Таким образом можно ускорить передачу данных внутри пакета и на тех же ячейках памяти получить цикл 5-2-2-2. При этом в FPM во втором и последующих доступах к странице требуется 3 такта: 1) переключение CAS в активное состояние; 2) считывание данных; 3) переключение CAS в неактивное состояние.

Разработанные EDORAM допускают работу на частотах до 50 МГц. Такие ЗУ получили широкое распространение, в частности из-за тесной преемственно­сти с разработанными ранее ЗУ типа FPM, замена которых на EDORAM тре­бует лишь небольших изменений в схеме и синхросигналах ЗУ.

4.5.4. BEDO DRAM

Архитектура BEDO была предложена VIA Technologies. В этой технологии наряду с сохранением технологии FPM и EDO используется пересылка данных пакетами. В структуре типа BEDORAM (Burst EDORAM, т. е. с пакетным расширен­ным доступом) содержится дополнительно счетчик адресов столбцов. При обращении к группе слов (пакету) адрес столбца формируется обычным способом только в начале пакетного цикла. Для последующих передач адре­са образуются быстро с помощью инкрементирования счетчика. Характер­ная пропорциональность времен первого и последующих обращений 5-1-1-1 (имеется в виду часто применяемый вариант с длиной пакета, равной 4).

Вышеперечисленные типы памяти являются асинхронными по отношению к тактированию системной шины компьютера. Это означает, что все процессы инициируются только импульсами RAS и CAS, а завершаются через какой-то определенный (для данных микросхем) интервал. На время этих процессоров шина памяти оказывается занятой, причем, в основном, ожиданием данных.

Поэтому не смотря на свои достоинства по сравнению с предшественниками память типа BEDORAM не получила широкого распространения из-за по­явления сильного конкурента — синхронных DRAM (SDRAM), в которых не только достигается пропорциональность времен обращений 5-1-1-1, но и сами времена существенно сокращаются.