30) Оперативные зу(ram). Блок-схемы построения, временные диаграммы.

Микросхемы ОЗУ представляют собой ЗУ, хранящие N слов по n разрядов каждое. Одними из широко используемых были модули памяти Intel 2102 (1K×1), отечественный аналог – КР132РУ4А. Эта микросхема выпускалась в дин. корпусе с 16 выводами.

Обозначение на блок-схеме:

Далее схема 2102 трансформировалась в 2142 с организацией 1Кх4 (отечественная версия – К514РУ2).

В зависимости от числа линий выборки (адресных линий, задающих совокупность запоминающих элементов, и разрядных линий, позволяющих выделить отдельный разряд), соединенных с одним запоминающим элементом, различают следующие типы ЗУ:

1. с линейной, или словарной, выборкой элементов памяти (система 2D);

2. с двухкоординатной выборкой элементов памяти (3D);

3. с комбинированной выборкой элементов памяти (модифицированная 2D, или 2D-M).

3.1.1. Система 2d

Основу таких ЗУ составляет плоская матрица запоминающих элементов, сгруппированных в N=2^m ячеек по n разрядов. Обращение к ячейке задается m-разрядным адресом, иногда производится выделение отдельных разрядов разрядными линиями записи и считывания.

Рис. 3.2. Схема памяти типа 2D.

На схеме (рис. 3.2.) введены следующие обозначения:

А – m-разрядный адрес;

BА – буферный формирователь адреса. Он формирует парафазный код адреса (сам адрес и его инверсию);

DС (Decoder) – дешифратор;

CU (Control Unit) – устройство управления;

ВD (Bus Driver) – буферный формирователь входных и выходных данных, который выполняет функцию формирования и усиления информационных сигналов чтения в режиме считывания информации.

Дешифратор адресного кода DC при наличии разрешающего сигнала CS активизирует одну из выходных линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово, адрес которого соответствует номеру строки. Элементы одного столбца соединены вертикальной линией – внутренней линией данных. Элементы столбца хранят одноименные биты всех слов. Направление обмена определяется усилителями чтения/записи под воздействием сигнала .

Достоинства такой архитектуры – простота схемы и достаточно высокое быстродействие.

Недостаток – сложность построения дешифратора с 2^m выходами. Поэтому такая организация применяется только в БИС ОЗУ малой емкости.

3.1.2. Система 3d

Матрица элементов памяти состоит из n подматриц размером q×q, строки и столбцы каждой из которых связаны с выходами дешифратор по осям X и Y. При обращении к такой БИС выбираются n элементов памяти (по одному из каждой подматрицы) лежащих на пересечении строки и столбца, связанных с возбужденными выходами дешифраторов по осям X и Y.

Рис. 3.3. Схема памяти типа 3D

Достоинством такого решения является использование двух более простых дешифраторов вместо одного сложного. В самом деле, сложность двух адресных формирователей ЗУ типа 3D пропорциональна , что значительно меньше сложности адресного формирователя ЗУ типа 2D, которая пропорциональна 2^k. Уже для ЗУ небольшой емкости видна эта существенная разница: для структуры 2D при хранении 1К слов потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D нужны 2 дешифратора с 32 выходами каждый. В связи с этим структура типа 3D позволяет строить ЗУ большего объема, чем структура 2D.

Недостаток – более сложная реализация элементов памяти, которая должна допускать двухкоординатную выборку, что приводит к усложнению структуры матрицы, в которой необходимо развести словарные и разрядные шины.

Структуры типа 3D имеют также довольно ограниченное применение, поскольку в структурах типа 2DМ (2D модифицированная) сочетаются достоинства обеих рассмотренных структур – упрощается дешифрация адреса и не требуются запоминающие элементы с двухкоординатной выборкой.