26) Постоянные зу (rom). Архитектура и временная диаграмма работы. Архитектура пзу
В компьютерах и различных цифровых устройствах память часто служит источником информации, остающейся неизменной (например, списки констант, таблицы преобразования данных, постоянные программы и т. п.). В таких случаях используются модули памяти, в которых записанную информацию невозможно изменить средствами самой использующей модуль системы. Такие модули называются постоянными ЗУ (ПЗУ, англ. ROM – Read-Only Memory).
В настоящее время термин «ПЗУ» употребляется также по отношению к блокам памяти с возможностью перепрограммирования (таких, как EPROM, EEPROM, Flash и др). Более точным обобщающим названием этого класса устройств является «энергонезависимая память», однако мы в дальнейшем будем использовать термин «ПЗУ».
Обозначение ПЗУ на блок-схеме как функционального блока:
Рис. 2.1.
Данная память хранит 16 слов, каждое из которых имеет размер 1 байт. Единственная операция этого вида памяти – чтение. Информация записывается однократно, а считывается многократно.
Для выборки хранимого слова данных из ПЗУ необходимо выполнить следующие операции:
1) сформировать адрес на входе ПЗУ;
2) подать сигнал разрешения на ПЗУ (в данном случае это сигнал Chip Select (CS) – выбор кристалла).
Тогда на выходе мы получаем соответствующее хранимое слово.
Внутреннее устройство ROM ИС 4752 (4 КБ)
Рис. 2.2.
В данном случае у дешифратора адреса 12 входов и 212 = 4096 выходов. На выходах кристалла размещены т. н. трехстабильные буфера (т.е. они могут находиться в трех состояниях: логический «0», логическая «1» и z-состоянии – состоянии высокого выходного сопротивления). Когда кристалл не выбран, выходные буфера находятся в z-состоянии, т. е. отключены от шины данных. Это необходимо при подключении нескольких устройств к общей шине.
Рассмотрим упрощенную архитектуру ПЗУ.
Рис. 2.3.
Основными частями ПЗУ являются: адресные дешифраторы (строк и столбцов), матрица запоминающих регистров (в данном примере 4х4), выходной буфер.
Матрица запоминающих регистров обеспечивает хранение соответствующей информации, записанной в ПЗУ. Каждая ячейка хранит количество бит, равное разрядности слова (в нашем случае 8) . Номер регистра строго фиксирован и определяется соответствующим пересечением строки и столбца. Каждый регистр имеет два разрешающих входа, управляемых адресными дешифраторами. Высокий уровень сигнала на обоих входах разрешает регистру выдачу содержимого на внутреннюю шину данных.
Адресные дешифраторы предназначены для определения той ячейки памяти, которая должна выдать содержимое ПЗУ по требуемому адресу на шину данных. Весь адрес разбивается на часть разрядов, определяющих строку, и часть разрядов, определяющих столбец в матрице запоминающих ячеек. Соответственно первый дешифратор осуществляет выборку по строкам, второй – по столбцам.
Выходной буфер предназначен для выдачи на внешнюю шину данных содержимого ячейки при условии, что управляющий сигнал CS имеет высокий уровень потенциала, иначе выходной буфер будет иметь высокое выходное сопротивление (находиться в z-состоянии). Вход CS может быть одним из разрядов ША процессора.
Примечание. Матрица запоминающих элементов не всегда квадратная, а, как правило, прямоугольная. Например, ROM I2708 хранит 1024 восьмиразрядных слова, т.е. имеет размерность матрицы запоминающих элементов 64х16.