- •Вопрос №1 Развитие микропроцессоров.
- •Вопрос №3 Особенности структуры процессора i486.
- •Вопрос №4 Особенности структуры процессора Процессор Pentium
- •Вопрос №5 Особенности формирования адреса в защищённом режиме.
- •Вопрос №12 Схема формирования физического адреса
- •Вопрос №8 Понятие и действие механизма привилегий
- •Вопрос №9 Условия защиты доступа к данным и передача управления другим программам:
- •Вопрос №10 Формат дескриптора шлюза вызова.
- •Вопрос №11 Страничная память
- •2. Двухуровневое обращение
- •Вопрос №13 Буфер страничного преобразования.
- •Вопрос №16 Организация работы внутренней кэш-памяти
- •Вопрос №15 Алгоритм записи/считывания
- •Вопрос №20 Мультизадачность
- •Отличительный особенности архитектуры процессоров 6-го поколения.
- •Вопрос № 37 Однокристальные микроконтроллеры с cisc архитектурой.
- •Основные компоненты микроконтроллера:
- •Вопрос № 38 Архитектура 16-разрядных cisc микроконтроллеров.
- •Вопрос №41 Сигнальные микропроцессоры.
- •Вопрос №42 Нейронные вычислители.
- •Вопрос №39, 40 Однокристальные микроконтроллеры с risc-архитектурой.
- •3 Семейства: Tiny, Classic, Mega.
- •Вопрос №36 Портативные компьютеры и кпк.
- •1.Особенности архитектуры.
- •Вопрос №34 Клеточные и днк процессоры.
- •Вопрос №32 Режим тсс.
- •Вопрос №31Синхронизация и управление энергопотреблением(smm – system meneger mode – режим системного управления).
- •Вопрос №30 Увеличение быстродействия процессора.
- •Вопрос №29 Стек. Подпрограммы.
- •Вопрос №27, 28 Принцип работы процессора ia 64.
- •Вопрос №26 Управление памятью (менеджер памяти).
- •Вопрос №48 Назначение и использование технологии ht.
- •Вопрос №47 Динамическая память.
- •Вопрос №46 Идентификация модулей.
- •Структура банка памяти.
- •Вопрос №49 Блочная память с чередованием адресов по циклической схеме.
- •Вопрос №50 Блочно-циклическая схема расслоения.
- •Вопрос №51 Постоянные запоминающие устройства.
- •Вопрос №53 Flash – память.
- •Вопрос №56 Совместимость и идентификация процессоров.
- •Вопрос №60 Гиперпотоковые и мультиядерные цп.
Вопрос №32 Режим тсс.
Встроенные цепи термоконтроля. Они моделируют внутреннюю частоту синхронизации для снижения рассеивания производительности.
Возможны 2 режима:
Автоматический при котором ТСС включается автоматически когда температура процессора подходит к критической - внутренняя синхронизация становится прерывистой. Около 3 мкс синхронизация подается, а на следующие 3 мкс останавливается то есть процессор работает с производительностью 50%.
Программируемый или по запросу – можно программировать соотношение рабочих и не рабочих полупериодов от 1 к 8 и от 8 к 1, но если при этом автоматическое управление то оно принудительно устанавливает режим 1 к 1. Схема термоконтроля управляется через специальные регистры. От BIOS требуется чтобы по умолчанию был разрешен автоматический термоконтроль.
Вопрос №31Синхронизация и управление энергопотреблением(smm – system meneger mode – режим системного управления).
Режим предназначен для выполнения ряда действий с полной изоляцией от прикладного программного обеспечения и ОС, главным образом для реализации системы управления энергопотреблением. В этот режим процессор может выйти по сигналу SMI или по сигналу контроллера прерываний (APIC) данный является немаскируемым прерыванием с наивысшим приоритетом, обнаружив этот сигнал процессор по завершению текущей команды и выгрузки необходимой информации в буфер переключается в режим SMM. Вся необходимая информация сохраняется в специальной памяти SDRAM(но не в стеке). Данная память представляет собой выделенную часть физической памяти доступ к которой разрешается внешними по отношению к процессору циклами обращения при наличии режима SMM. После сохранения контекста процессор переходит к выполнению обработчика прерывания SMI, который располагается в той же памяти. Обработка представляет собой последовательность инструкций напоминающих реальный режим. В этом режиме запрашиваются аппаратные прерывания, исключаются и т.д. то есть действия процессора однозначно определяется программой обработчика. По окончании процессор восстанавливает свой контекст из памяти SDRAM и возвращается в обычный режим работы. В зависимости от действия обработчика при возврате возможны варианты:
Процессор может программным способом внести изменения в контекст или запросить restrat.
Память SDRAM может объемом от 32КБ до 4 ГБ. Если режим SMM используется для отключения питания процессора с возможностью быстрого пробуждения то память SDRAM должна быть энергонезависимой и защищена от прикладных программ. Если SDRAM не является энергонезависимой то системная логика должна обеспечивать возможность ее инициализации процессором из обычного режима работы до появления сигнала SMI.
Вопрос №30 Увеличение быстродействия процессора.
Одним из распространенных способов определения производительности процессора это оценка времени решения некоторой(тестовой задачи). T=N*S/f, где N-количество машинных команд. S-среднее количество тактов, приходящиеся на выполнение одной команды.
f-тактовая частота процессора.
Если длительность различных команд в тактах существенно отличается друг от друга, то более точно можно оценить по формуле T=1/f*summa(сверху n, снизу i=1)*Si. N-количество команд, s-количество тактов. Это более простой способ оценки производительности. Из данной формулы можно наметить следующие пути увеличения производительности:
Увеличение тактовой частоты связанно с технологией СБИС.
Сокращение длины программы (совершенная технология программирования, разработка оптимизированных компиляторов).
Сокращение числа тактов, приходящихся на выполнение одной команды, что возможно засчет усиления схемы процессора.
В настоящее время одним из путей увеличения производительности можно считать параллелизмом на различных уровнях, при этом можно выделить 2 уровня:
1. Параллелизм на уровне процессов
2. Параллелизм на уровне команд
Во втором случае параллелизм реализуется в пределах отдельных команд и для этого используется конвеерная обработка команд, которая наиболее эффективна в RISC-архитектурах: форматы всех команд одинаковой длинны, все операции выполняются за один, два такта, операнды всех операций расположены только в регистрах( сверх ОП), к ОП обращение только при загрузке и сохранении.
Реализация этих особенностей позволяет приблизить работу конвеера к идеальной, но существует ограничение возможности команд процессора. В современных процессорах для более полной загрузки конвеера есть ветвление и предикация. В настоящее время распараллеливанием потока команд занимается не процессор а компилятор(EPIC):
“+” – упрощается архитектура процессора, вместо распараллеливающей логики можно разместить большое число регистров и других функциональных устройств.
- процессор не тратит время на анализ потока команд и возможности их параллельного направления.
- возможности процессора ограничены небольшим участком программ, а компилятор способен выполнить анализ всей программы.
- если некоторая программа запускается многократно выгодно ее распараллелить один раз при компиляции.
“-“ – производительность зависит от качества компилятора
- увеличивается сложность компилирования, а значит время компиляции и число ошибок.
- увеличивается сложность отладки так как приходится отлаживать оптимизированный параллельный код.