
- •Введение
- •1 Анализ структуры микропроцессора прототипа и алгоритмов выполнения заданного подмножества команд
- •1.1 Структура микропроцессора-прототипа
- •1.2 Адресация основной памяти
- •1.3 Анализ способов адресации операндов и алгоритмов выполнения заданного подмножества команд
- •2 Постановка задач проекта
- •2.1 Требования к структуре и интерфейсу гипотетического микропроцессора
- •2.2 Требования к структуре и интерфейсу алу микропроцессора
- •2.3 Требования к структуре микро эвм
- •3 Разработка алу микропроцессора
- •3.1 Разработка оа для отдельных операций алу
- •3.1.1 Разработка оа для операции сложения add
- •3.1.2 Разработка оа для операции умножения по алгоритму с младших разрядов множителя со сдвигом частичных сумм вправо mul(a)
- •3.1.3 Разработка оа для операции декремента dec
- •3.2 Разработка общего оа алу
- •3.3 Разработка микропрограмм выполнения операций в алу
- •3.3.1 Арифметическая операция сложения add
- •3.3.2 Арифметическая операция беззнакового умножения mul по алгоритму с младших разрядов множителя со сдвигом частичных сумм вправо
- •4.2 Система команд микропроцессора
- •4.2.1 Команда add al,imm8
- •4.2.2 Команда mul r8
- •5.2 Организация шин микро-эвм
- •5.3 Организация озу
- •5.4 Микропрограмма работы микро-эвм
- •6 Разработка программы эмуляции работы микро-эвм
- •6.1 Постановка задачи
- •6.2 Алгоритм работы программы эмуляции
- •6.3 Список процедур и функций
- •6.4 Анализ результатов тестирования программы
- •Перечень ссылок
- •Приложение а техническое задание на разработку микроэвм
- •Приложение б техническое задание на программу-эмулятор
- •Приложение в руководство пользователя
2 Постановка задач проекта
2.1 Требования к структуре и интерфейсу гипотетического микропроцессора
К разработке микропроцессора выдвигаются следующие требования:
разработать общую структуру гипотетического микропроцессора для реализации заданного подмножества команд микропроцессора - прототипа при реальном режиме адресации с заданными способами адресации;
определить состав операционных элементов и интерфейс каждого элемента при объединении их в структуре микропроцессора;
разработать алгоритмы выполнения команд заданного подмножества и микропрограмму обработки команд устройства управления.
2.2 Требования к структуре и интерфейсу алу микропроцессора
Разработать структуру АЛУ ЗМО и микропрограммы реализации в АЛУ операций для заданных команд и способа адресации операционного автомата.
2.3 Требования к структуре микро эвм
Микро ЭВМ должно быть спроектировано на основе гипотетического микропроцессора. Также необходимо разработать программу эмуляции выполнения трех команд заданного подмножества команд (по одной команде из каждой группы) в разработанной микро ЭВМ. Предусмотреть режимы пошагового и автоматического исполнения команд с отображением динамики исполнения на структурной схеме ЭВМ с детализацией операционных элементов микропроцессора.
3 Разработка алу микропроцессора
3.1 Разработка оа для отдельных операций алу
3.1.1 Разработка оа для операции сложения add
По заданию к КП операция ADD выполняется с регистром и памятью (8 бит). Поэтому n=8.
На рисунке 3.1 изображена структурная схема операции сложения ADD.
Рисунок 3.1 – Структурная схема операции сложения
Состав ОА:
НСМ – накапливающий сумматор (первый операнд);
Р1 – регистр (второй операнд);
ТП – триггер переполнения.
НСМ[1, п] – знак первого операнда
Р1[1] – знак второго операнда
Список микроопераций:
Y1: НСМ := НСМ + Р1;
Y2: НСМ := НСМ + Р1[1]Р1[1]. Р1[2:n];
Y3: НСМ := НСМ[1] НСМ[п]. НСМ[2:n];
Y4: ТП :=1;
Y5: CF :=1;
Y6: CF :=0;
Y7: 0F :=1;
Y8: 0F :=0.
Осведомительные сигналы:
X1: Р1[1];
X2: НСМ[1];
X3: НСМ[п].
3.1.2 Разработка оа для операции умножения по алгоритму с младших разрядов множителя со сдвигом частичных сумм вправо mul(a)
Для выполнения операции умножения MUL АЛУ содержит следующие элементы:
регистр множимого (РМн);
сумматор (СМ);
регистр множителя (РМт);
счетчик тактов (СТ).
По заданию к КП операция MUL выполняется с регистром и непосредственным операндом (8 бит). Поэтому n=8, а накапливающий сумматор 16-разрядный.
Структурная схема АЛУ представлена на рисунке 3.2.
Рисунок
3.2 – Структурная схема операции умножения
Состав ОА:
НСМ – накапливающий сумматор (первый операнд);
РМт – регистр множителя;
РМн – регистр множимого;
СТ – счетчик тактов.
Список микроопераций:
Y1: НСМ:=0;
Y2: НСМ:=0.R1(НСМ);
Y3: НСМ:=НСМ+РМн;
Y4: РМт:=НСМ[n].R1(РМт);
Y5: СТ:=n;
Y6: СТ:=СТ-1;
Y7: 0F :=1;
Y8: 0F :=0.
Осведомительные сигналы:
X1: РМт[n];
X2: СТ=0;
X3: НСМ=0.
3.1.3 Разработка оа для операции декремента dec
Структурная схема операции DEC приведена на рисунке 3.3.
Рисунок 3.3 Структурная схема операции декремента
Список микроопераций:
1) Y1: Р1:=Р1 - 1.
3.2 Разработка общего оа алу
На рисунке 3.4 приведена структурная схема общего ОА АЛУ.
Рисунок 3.4 Структурная схема ОА АЛУ ЗМО
Состав ОА:
НСМ – накапливающий сумматор;
Р1 – регистр (первый операнд);
Р2 – регистр (второй операнд);
СТ – счетчик тактов;
ТП – триггер переполнения;
РКО – регистр кода операции;
BR1, BR2 – буферные регистры.
Список микроопераций:
Y1: НСМ:=0;
Y2: НСМ:=BR1;
Y3: Р1:=BR1;
Y4: Р2:=BR2;
Y5: НСМ:=0.R1(НСМ);
Y6: НСМ:=НСМ+Р2;
Y7: Р1:=НСМ[n].R1(Р1);
Y8: СТ:=n;
Y9: СТ:=СТ-1;
Y10: НСМ := НСМ + Р2;
Y11: НСМ := НСМ + Р2[1]Р2[1]. Р2[2:n];
Y12: НСМ := НСМ[1] НСМ[п]. НСМ[2:n];
Y13: ТП :=1;
Y14: Р1:= Р1-1;
Y15: CF:= 0;
Y16: CF:= 1;
Y17: OF:= 0;
Y18: OF:= 1;
Y19: РКО:= КОП;
Y20: АЛУ:= 0;
Y21: РР[0:n] := НСМ;
Y22: РР[n+1:2n]:= Р1.
Осведомительные сигналы:
X1: Р1[n];
X2: НСМ[1];
X3: НСМ[п];
X4: СТ=0;
X5: РКО = ADD;
X6: РКО = MUL;
X7: РКО = DEC;
X8: АЛУ;
X10: НСМ.