- •Лекция 1 “Сумматоры”
- •Структура многоразрядного сумматора с последовательным переносом
- •Структура многоразрядного суммматора с параллельным переносом
- •Схемы ускоренного переноса (суп) реализованные на данных уравнениях:
- •Лекция 2 “Матричные комбинационные умножители”
- •Лекция 3 “Организация пк”
- •Лекция 4 “Архитектура материнской платы”
- •Лекция 5 “Процессоры”
Структура многоразрядного сумматора с последовательным переносом
S0 S1 S2
a0 a1 a2
a SM a SM a SM
b0 S b1 S b2 S
b b b
S3
p P p P p P
Недостаток: быстродействие многоразрядных сумматоров с последовательным
переносом ограничено задержкой распростанения переноса т.к.
форирование сигнала переноса на выходе старшего разряда не может
произойти до тех пор, пока сигнал переноса младшего разряда не
распространиться последовательно через все разряды сумматора.
0 1 1 1 1 1
0 0 0 0 0 1
1 0 0 0 0 0 0
Структура многоразрядного суммматора с параллельным переносом
Паралельный перенос в i - том разряде многоразрядного сумматора можно определить как функцию разрядов слагаемых i - того, всех младших разрядов и входного переноса. Для организации этого принципа в каждом разряде сумматора должны быть сформированы два дополнительных сигнала ( Di , Fi ).
Di - функция генерации переноса в данном разряде.
Fi - функция распространения переноса через данный разряд
Pi = ai bi + pi (ai + bi) = Di + pi Fi
С учетом этих значений запишем уравнение, описывающее структуру четырехразрядного паралельного сумматора с паралельным переносом:
P0 = D0 + F0 pвх ;
P1 = D1 + P0 F1 = D1 + F1 D0 + F0 F1 pвх ;
P2 = D2 + P1 F2 = D2 + F2 D1 + F1 F2 D0 + F0 F1 F2 pвх ;
P 3 = D3 + P2 F3 = D3 + F3 D2 + F2 F3 D1 + F3 F2 F1 D0 + F3 F2 F1 F0 pвх ;
D0 F0
P3 = D/0 + F/0 pвх ;
D/0 - функция генерации выходного переноса из четырехразрядной секции.
F/0 - функция распространения переноса через четырехразрядную секцию.
Схемы ускоренного переноса (суп) реализованные на данных уравнениях:
D/0 и F/0 используют для дальнейшей наращиваемости.