2.5 Режим сброса

Все внешние платы оказываются в режиме сброса при разрешенном сигнале RESET DRV; иначе этот режим невозможен. Все выходы с тремя состояниями на плате должны быть в третьем состоянии и все выходы с открытым коллектором должны быть в состоянии логической единицы на время не менее 500 наносекунд после разрешения сигналаRESET DRV и быть готовыми к выполнению циклов доступа на шине. Любые операции на шине возможны только после завершения сигналаRESET DRV.

2.6. Контроллер регенерации памяти

Контроллер регенерации памяти выполняет циклы чтении памяти по специальным адресам на материнской плате и внешних платах для регенерации информации в микросхемах динамической памяти. Каждые 15 микросекунд контроллер пытается овладеть шиной для запуска цикла регенерации. Если в этот момент задатчиком на шине является центральный процессор, то он освобождает шину для контроллера регенераций. Если в этот момент шина захвачена внешней платой, то контроллер регенерации выполнит цикл регенерации только при выработке внешней платой сигнала –REFRESH. Если в этот момент задатчиком на шине являлся контроллер ПДП, то до освобождения им шины цикл регенерации не может быть выполнен.

Когда выполняется цикл регенерации, контроллер регенерации вырабатывает сигналы адреса SA<7..0> с одним из 256 возможных адресов регенерации. Другие адресные линии неопределены и могут находиться в третьем состоянии. Этот цикл может выполняться с задержкой по сигналуI/O CH RDY с разрешенными сигналами–SMEMR и–MEMR.

(!) ВНИМАНИЕ! Циклы регенерации должны выполняться каждые 15 микросекунд для перебора всех 256 адресов за 4 миллисекунды. Если это условие не выполняется, данные, хранящиеся в динамической памяти, могут быть утеряны.

В таблице 2-4. показано для режима захвата шины контроллером регенерации, какие сигналы какими устройствами вырабатываются, а также какое устройство для данного сигнала является приемником сигнала(П), а какое источником сигнала(И).

В таблице 2-5. показано для режима захвата шины внешней платой, которая при этом разрешила сигнал –REFRESH, какие сигналы какими устройствами вырабатываются, а также какое устройство для данного сигнала является приемником сигнала(П), а какое источником сигнала(И).

Табл. 2-1. Задатчик на шине – центральный процессор

Сигнал	ЦП	ВП	ПДП	КРП	ОЗУ	УВВ	Типы источников
AEN BALE -DACK DRQ(1) -I/O CH CK I/O CH RDY -I/O CS16 -I/OR -I/OW IRQ(2) LA -MASTER -MEM CS16 -MEMR -MEMW OSC -REFRESH RESET DRV(3) SA -SBHE(4) SD -SMEMR -SMEMW SYSCLK T/C -OWS	- И - - П П П И И П И - П И И И - И И И И/П (5) (5) И - П	П П П И И И И П П И П - И П П П - П П П И/П П П П - И	И - И П - - - - - - - - - - - - - П - - - - - П - -	- - - - - - - - - - - - - - - - - - - - - - - - - -	- П - - И И - - - - П - И П П - - - П П И/П П П П - И	П П П И И И И П П И - - - - - - - П П П И/П - - - - -	ТТЛ ТТЛ ТТЛ ТТЛ ОК ОК ОК ТРИ ТРИ ТТЛ ТРИ ОК ОК ТРИ ТРИ ТТЛ ОК ТТЛ ТРИ ТРИ ТРИ ТРИ ТРИ ТРИ ТТЛ ОК

В этой таблице приняты следующие условные обозначения: центральный процессор – ЦП, внешние платы – ВП, контроллер ПДП - ПДП, контроллер регенерации памяти – КРП, ОЗУ на материнской плате – ОЗУ, устройства ввода/вывода на материнской плате – УВВ.

Типы источников сигналов обозначаются так: ТТЛ – выход микросхемы транзисторно-транзисторной логики, ОК – открытый коллекторный выход, ТРИ – выход микросхемы с тремя допустимыми состояниями на выходе.

Знаком “-” показывается, что этот сигнал для данного устройства либо запрещен, либо для этого устройства он безразличен.

1. – DRQ может быть выдан на шину, но он не будет восприниматься как активный, до тех пор, пока контроллер ПДП является задатчиком на шине.

(2) – эти сигналы принимаются ЦП через контроллер прерываний,но анализируются им только тогда, когда ЦП становится задатчиком на шине.

(3) – этот сигнал может быть выработан в любое произвольное время и он всегда будет действующим.

(4) – этот сигнал всегда принимается и анализируется перестановщиком байтов данных.

(5) – вырабатывается устройствами на материнской плате в том случае, если требуется обращение к памяти в пределах 1-го мегабайта адресного пространства.

Табл.2-2. Задатчик на шине – контроллер ПДП

Сигнал	ЦП	ВП	ПДП	КРП	ОЗУ	УВВ	Типы источников
AEN BALE -DACK DRQ(1) -I/O CH CK I/O CH RDY -I/O CS16 -I/OR -I/OW IRQ(2) LA -MASTER -MEM CS16 -MEMR -MEMW OSC -REFRESH RESET DRV(3) SA -SBHE(4) SD -SMEMR -SMEMW SYSCLK T/C -OWS	- (6) - - П - - - - П - - - - - И - И - - - (5) (5) И - -	П П П И И И Х П П И П - Х П П П - П П П И/П П П П П -	И - И П - П Х И И - И - Х И И - - П И И - - - П И -	- - - - - - - - - - - - - - - - - - - - - - - - - -	- П - - И И - - - - П - Х П П - - - П П И/П П П П - -	П П П И И И Х П П И - - - - - - - П П - И/П - - - П -	ТТЛ ТТЛ ТТЛ ТТЛ ОК ОК ОК ТРИ ТРИ ТТЛ ТРИ ОК ОК ТРИ ТРИ ТТЛ ОК ТТЛ ТРИ ТРИ ТРИ ТРИ ТРИ ТРИ ТТЛ ОК

В этой таблице приняты следующие условные обозначения: центральный процессор – ЦП, внешние платы – ВП, контроллер ПДП – ПДП, контроллер регенерации памяти – КРП, ОЗУ на материнской плате – ОЗУ, устройства ввода/вывода на материнской плате – УВВ. Типы источников сигналов обозначаются так: ТТЛ – выход микросхемы транзисторно- транзисторной логики, ОК – открытый коллекторный выход, ТРИ – выход микросхемы с тремя допустимыми состояниями на выходе.

Знаком “-” показывается, что этот сигнал для данного устройства либо запрещен, либо для этого устройства он безразличен.

Знак “X” означает, что сигнал может быть выработан этим устройством, но он будет игнорироваться другими устройствами.

(1)– DRQ может быть выдан на шину, но он не будет восприниматься как активный, до тех пор, пока контроллер ПДП является задатчиком на шине.

(2) – эти сигналы принимаются ЦП через контроллер прерываний, но анализируются им только тогда, когда ЦП становится задатчиком на шине.

(3) – этот сигнал может быть выработан в любое произвольное время и он всегда будет действующим.

(4) – этот сигнал всегда принимается и анализируется перестановщиком байтов данных.

(5) – вырабатывается устройствами на материнской плате в том случае, если требуется обращение к памяти в пределах 1-го мегабайта адресного пространства.

(6) – вырабатывается как разрешенный материнской платой для всего цикла.

Табл.2-3. Задатчик на шине – внешняя плата

Сигнал	ЦП	ВПЗ	ВП	ПДП	КРП	ОЗУ	УВВ
AEN BALE -DACK DRQ(1) -I/O CH CK I/O CH RDY -I/O CS16 -I/OR -I/OW IRQ(2) LA -MASTER -MEM CS16 -MEMR -MEMW OSC -REFRESH RESET DRV(3) SA -SBHE(4) SD -SMEMR -SMEMW SYSCLK T/C -OWS	- (6) - - П - - - - П - - - - - И - И - - - (5) (5) И - -	- - П И И П П И И И И И П И И П - П И И И/П - - П - -	П П П - И И И П П И П - И П П П - П П П И/П П П П - -	И - И И - - - - - - - П - - - - - П - - - - - П - -	- - - - - - - - - - - - - - - - - - - - - - - - - -	- П - - И И - - - - П - И П П - - - П П И/П П П П - -	П П П И И И И П П И - - - - - - - П П - И/П - - П - -

В этой таблице приняты следующие условные обозначения: центральный процессор – ЦП, внешняя плата, захватившая шину – ВПЗ, внешние платы – ВП, контроллер ПДП – ПДП, контроллер регенерации памяти – КРП, ОЗУ на материнской плате – ОЗУ, устройства ввода/вывода на материнской плате – УВВ.

Знаком “-” показывается, что этот сигнал для данного устройства либо запрещен, либо для этого устройства он безразличен.

(1)– DRQ может быть выдан на шину, но он не будет восприниматься как активный, до тех пор, пока контроллер ПДП является задатчиком на шине.

(2) – эти сигналы принимаются ЦП через контроллер прерываний, но анализируются им только тогда, когда ЦП становится задатчиком на шине.

(3) – этот сигнал может быть выработан в любое произвольное время и он всегда будет действующим.

(4) – этот сигнал всегда принимается и анализируется перестановщиком байтов данных.

(5) – вырабатывается устройствами на материнской плате в том случае, если требуется обращение к памяти в пределах 1-го мегабайта адресного пространства.

(6) – вырабатывается как разрешенный материнской платой для всего цикла.

Табл. 2-4. Задатчик на шине – контроллер регенерации

Сигнал	ЦП	ВП	ПДП	КРП	ОЗУ	УВВ	Типы источников
AEN BALE -DACK DRQ(1) -I/O CH CK I/O CH RDY -I/O CS16 -I/OR -I/OW IRQ(2) LA -MASTER -MEM CS16 -MEMR -MEMW OSC -REFRESH RESET DRV(3) SA(7..0) SA(15..8) -SBHE(4) SD -SMEMR -SMEMW SYSCLK T/C -OWS	- (6) - - П - Х - - П - - Х - - И - И - - - - (5) - И - -	Х П П И И И Х - - И - - Х П - П П П П - - - П - П - -	Х - И П - - Х - - - - - Х - - - - П - - - - - - П - -	- - - - - П Х - - - - - Х И - - И - И - - - - - - - -	- П - - И И Х - - - - - Х П - - П - П - - - П - П - -	Х П П И И И Х - - И - - Х - - - - П П - - - - - - - -	ТТЛ ТТЛ ТТЛ ТТЛ ОК ОК ОК ТРИ ТРИ ТТЛ ТРИ ОК ОК ТРИ ТРИ ТТЛ ОК ТТЛ ТРИ ТРИ ТРИ ТРИ ТРИ ТРИ ТРИ ТТЛ ОК

В этой таблице приняты следующие условные обозначения: центральный процессор – ЦП, внешние платы – ВП, контроллер ПДП – ПДП, контроллер регенерации памяти – КРП, ОЗУ на материнской плате – ОЗУ, устройства ввода/вывода на материнской плате – УВВ. Типы источников сигналов обозначаются так: ТТЛ – выход микросхемы транзисторно транзисторной логики, ОК – открытый коллекторный выход, ТРИ – выход микросхемы с тремя допустимыми состояниями на выходе.

Знаком “-” показывается, что этот сигнал для данного устройства либо запрещен, либо для этого устройства он безразличен.

Знак “X” означает, что сигнал может быть выработан этим устройством, но он будет игнорироваться другими устройствами.

(1) – DRQ может быть выдан на шину, но он не будет восприниматься как активный, до тех пор, пока контроллер ПДП является задатчиком на шине.

(2) – эти сигналы принимаются ЦП через контроллер прерываний, но анализируются им только тогда, когда ЦП становится задатчиком на шине.

(3) – этот сигнал может быть выработан в любое произвольное время и он всегда будет действующим.

(4) – этот сигнал всегда принимается и анализируется перестановщиком байтов данных.

(5) – вырабатывается устройствами на материнской плате в том случае, если требуется обращение к памяти в пределах 1-го мегабайта адресного пространства.

(6) – вырабатывается как разрешенный материнской платой для всего цикла.

Табл. 2-5

Сигнал	ЦП	ВП	ПДП	КРП	ОЗУ	УВВ	Типы источников
AEN BALE -DACK DRQ(1) -I/O CH CK I/O CH RDY -I/O CS16 -I/OR -I/OW IRQ(2) LA -MASTER -MEM CS16 -MEMR -MEMW OSC -REFRESH RESET DRV(3) SA(7..0) SA(15..8) -SBHE(4) SD -SMEMR -SMEMW SYSCLK T/C -OWS	- (6) - - П - Х - - П - - Х - - И - И - - - - (5) - И - -	Х П П И И И Х - - И - И Х П - П (7) П П - - - П - П - -	Х - И П - - Х - - - - П Х - - - - П - - - - - - П - -	- - - - - П Х - - - - - Х И - - П - И - - - - - - - -	- П - - И И Х - - - - - Х П - - П - П - - - П - П - -	Х П П И И И Х - - И - - Х - - - - П П - - - - - - - -	ТТЛ ТТЛ ТТЛ ТТЛ ОК ОК ОК ТРИ ТРИ ТТЛ ТРИ ОК ОК ТРИ ТРИ ТТЛ ОК ТТЛ ТРИ ТРИ ТРИ ТРИ ТРИ ТРИ ТРИ ТТЛ ОК

В этой таблице приняты следующие условные обозначения: центральный процессор – ЦП, внешние платы – ВП, контроллер ПДП – ПДП, контроллер регенерации памяти – КРП, ОЗУ на материнской плате – ОЗУ, устройства ввода/вывода на материнской плате – УВВ. Типы источников сигналов обозначаются так: ТТЛ – выход микросхемы транзисторно транзисторной логики, ОК – открытый коллекторный выход, ТРИ – выход микросхемы с тремя допустимыми состояниями на выходе.

Знаком “-” показывается, что этот сигнал для данного устройства либо запрещен, либо для этого устройства он безразличен.

Знак “X” означает, что сигнал может быть выработан этим устройством, но он будет игнорироваться другими устройствами.

(1) – DRQ может быть выдан на шину, но он не будет восприниматься как активный, до тех пор, пока контроллер ПДП является задатчиком на шине.

(2) – эти сигналы принимаются ЦП через контроллер прерываний, но анализируются им только тогда, когда ЦП становится задатчиком на шине.

(3) – этот сигнал может быть выработан в любое произвольное время и он всегда будет действующим.

(4) – этот сигнал всегда принимается и анализируется перестановщиком байтов данных.

(5) – вырабатывается устройствами на материнской плате в том случае, если требуется обращение к памяти в пределах 1-го мегабайта адресного пространства.

(6) – вырабатывается как разрешенный материнской платой для всего цикла.

(7) – в данном случае разрешается внешней платой, осуществившей захват шины.