Руководство пользователя по сигнальным процессорам Sharc
.pdfРегистры Е управления/состояния
|
«подтягивающих» к земле резисторов удерживает линк порт в |
|
неактивном состоянии при доступе к нему других линк |
|
портов. В схемах, в которых несколько ADSP 2106x совместно |
|
используют один линк порт, только один ADSP 2106x во |
|
время работы должен иметь этот бит обнуленным, чтобы на |
|
линии этого линк порта не было слишком много резисторов. |
|
Внешние резисторы могут использоваться в тех местах, где |
|
они необходимы. LxACK, LxCLK и LxDAT3 0 никогда не |
|
должны быть оставлены неподключенными, если внутренние |
|
«подтягивающие» к земле резисторы не используются. |
LMSP |
Разрешение режима работы в многопроцессорной сети |
|
(Mesh Multiprocessing Enable). Активизирует режим работы в |
|
многопроцессорной сети. Для обычной работы LMPS |
|
устанавливается в ноль. |
LPATHD |
Задержка изменения LPATH в многопроцессорной сети |
|
(Mesh Multiprocessing LPATH Changeover Delay). При работе |
|
в многопроцессорной сети эти биты позволяют вносить |
|
дополнительные задержки (1, 2 или 3 цикла тактовой |
|
синхронизации) перед изменением регистра LPATH. Это |
|
позволяет закончить текущую операцию приема через |
|
текущий линк порт перед тем, как будет выбран новый линк |
|
порт. В некоторых многопроцессорных сетях эта задержка |
|
существенна. |
LRERRx |
Ошибка упаковки при приеме (Receive Pack Error Status). |
|
Эти биты информируют о состоянии упаковки полубайтов |
|
при приеме для каждого буфера линк портов. LRERRx будет |
|
равен 0, когда упаковщик настроен, чтобы начать прием |
|
нового слова. Иначе он 1. Если этот бит равен 1 после приема |
|
слова, то произошла ошибка (например, сбой тактовой |
|
синхронизации). При изменении LxEN из 1 в 0 биты LRERRx |
|
обнуляются. Они могут последовательно изменять состояние, |
|
когда буфер линк портов записывается или считывается, или |
|
пока принимается слово. |
Е.16. Регистр назначения линк-порта (LAR)
Регистр LAR используется для назначения линк порта буферу линк портов. LAR отображается в карте памяти по адресу 0х00С8. (Этого регистра нет в
651
E Регистры управления/состояния
ADSP 21061.) После сброса регистр LAR инициализируется 0x0002 С688, что соответствует назначению линк порта 0 для буфера 0 линк портов, линк порта 1 для буфера 1 линк портов, линк порта 2 для буфера 2 линк портов, линк порта 3 для буфера 3 линк портов, линк порта 4 для буфера 4 линк портов, линк порта 5 для буфера 5 линк портов.
Бит |
Имя |
Описание |
0 2 |
A0LB* |
Назначение линк порта для LBUF0 |
3 5 |
A1LB* |
Назначение линк порта для LBUF1 |
6 8 |
A2LB* |
Назначение линк порта для LBUF2 |
9 11 |
A3LB* |
Назначение линк порта для LBUF3 |
12 14 |
A4LB |
Назначение линк порта для LBUF4 |
15 17 |
A5LB* |
Назначение линк порта для LBUF5 |
18 31 |
|
Зарезервированы (должны быть установлены в 0) |
*AxLB |
Номер линк порта |
|
000 |
Линк порт 0 |
|
001 |
Линк порт 1 |
|
010 |
Линк порт 2 |
|
011 |
Линк порт 3 |
|
100Линк порт 4
101Линк порт 5
110Зарезервирован
111Буфер заблокирован
Все биты управления и состояния считаются активными, если равны 1 (если другой вариант не оговаривается специально). Указаны значения битов по умолчанию после сброса; если значение не указано, то состояние бита после сброса не определено или зависит от сигналов на процессорных входах. Зарезервированные биты показаны серым цветом.
В них всегда должны записываться нули.
652
Регистры Е управления/состояния
Е.17. Регистр запроса обслуживания линк-порта (LSRQ)
Биты состояния в регистре LSRQ указывают на то, что к заблокированному линк порту обращается вешнее устройство. Регистр LSRQ содержит маскируемые биты состояния запроса приема и передачи для каждого линк порта и соответствующие биты маски прерывания. (Этого регистра нет в ADSP 21061.) LSRQ отображается в карте памяти по адресу 0х00С9. После сброса LSRQ инициализируется значением 0х0000 0000.
Бит |
Имя |
Описание |
0 3 |
|
Зарезервированы |
4 |
L0TM |
Маска передачи линк порта 0 |
5 |
L0RM |
Маска приема линк порта 0 |
6 |
L1TM |
Маска передачи линк порта 1 |
7 |
L1RM |
Маска приема линк порта 1 |
8 |
L2TM |
Маска передачи линк порта 2 |
9 |
L2RM |
Маска приема линк порта 2 |
10 |
L3TM |
Маска передачи линк порта 3 |
11 |
L3RM |
Маска приема линк порта 3 |
12 |
L4TM |
Маска передачи линк порта 4 |
13 |
L4RM |
Маска приема линк порта 4 |
14 |
L5TM |
Маска передачи линк порта 5 |
15 |
L5RM |
Маска приема линк порта 5 |
16 19 |
|
Зарезервированы |
20 |
L0TRQ |
Состояние запроса передачи линк порта 0 (только для чтения) |
21 |
L0RRQ |
Состояние запроса приема линк порта 0 (только для чтения) |
22 |
L1TRQ |
Состояние запроса передачи линк порта 1 (только для чтения) |
23 |
L1RRQ |
Состояние запроса приема линк порта 1 (только для чтения) |
24 |
L2TRQ |
Состояние запроса передачи линк порта 2 (только для чтения) |
25 |
L2RRQ |
Состояние запроса приема линк порта 2 (только для чтения) |
26 |
L3TRQ |
Состояние запроса передачи линк порта 3 (только для чтения) |
27 |
L3RRQ |
Состояние запроса приема линк порта 3 (только для чтения) |
28 |
L4TRQ |
Состояние запроса передачи линк порта 4 (только для чтения) |
29 |
L4RRQ |
Состояние запроса приема линк порта 4 (только для чтения) |
30 |
L5TRQ |
Состояние запроса передачи линк порта 5 (только для чтения) |
31 |
L5RRQ |
Состояние запроса приема линк порта 5 (только для чтения) |
Для битов состояния запроса передачи, LxTRQ=1 означает, что LxACK=1. Для битов состояния запроса приема, LxRRQ=1 означает, что LxCLK=1.
Е.18. Регистры управления передачей SPORT (STCTL0,
STCTL1)
STCTL0 и STCTL1 являются регистрами управления передачей для SPORT0 и SPORT1 соответственно. STCTL0 отображается в карте памяти по адресу
653
EРегистры
управления/состояния
Все биты управления и состояния считаются активными, если равны 1 (если другой вариант не оговаривается специально). Указаны значения битов по умолчанию после сброса; если значение не указано, то состояние бита после сброса не определено или зависит от сигналов на процессорных входах. Зарезервированные биты показаны серым цветом. В них всегда
должны записываться нули.
654
Регистры Е управления/состояния
0х00Е0, STCTL1 – по адресу 0х00F0. После сброса эти регистры очищены (инициализируются значением 0х0000 0000). При изменении режима работы содержимое регистра управления сначала должно обнуляться, а затем в регистр должны записываться данные, соответствующие новому режиму.
Биты |
Имя |
Определение |
0 |
SPEN* |
Активизация SPORT |
1 2 |
DTYPE |
Тип данных (формат данных, компандирование) |
3 |
SENDN |
Начало передачи слова (1= начиная с младшего бита) |
4 8 |
SLEN |
Длина последовательно передаваемого слова – 1 |
9 |
PACK |
Распаковка слова данных (32→16) |
10 |
ICLK* |
Внутренняя генерация сигнала тактовой синхронизации передачи |
11 |
|
Зарезервирован |
12 |
CKRE |
Опрос данных и сигнала кадровой синхронизации по фронту |
|
|
сигнала тактовой синхронизации |
13 |
TFSR* |
Требование кадровой синхронизации передачи |
14 |
ITFS* |
Внутренняя генерация сигнала TFS |
15 |
DITFS |
Не зависящий от данных сигнал TFS |
16 |
LTFS |
Активный низкий уровень сигнала TFS |
17 |
LAFS* |
Режим генерации сигнала TFS |
18 |
SDEN |
Разрешение DMA при передаче через SPORT |
19 |
SCHEN |
Разрешение цепочки операций DMA при передаче через SPORT |
20 23 |
MFD |
Задержка кадровой синхронизации в многоканальном режиме |
24 28 |
CHNL** |
Выбор текущего канала (только для чтения) |
29 |
TUVF** |
Состояние потери значащих разрядов при передаче («залипший», |
|
|
только для чтения) |
30 31 |
TXS** |
Состояние буфера ТХ (только для чтения) |
|
|
11=полный, 00=пустой, 10=частично заполненный |
* Должен быть установлен в 0 при работе в многоканальном режиме.
** Биты состояния только для чтения. Они обнуляются при блокировании последовательного порта (при установке SPEN=1). Впоследствии состояние TXS может изменяться, если данные считываются или записываются ядром ADSP 2106x, в то время как SPORT блокирован.
Е.19. Регистры управления приемом SPORT (SRCTL0, SRCTL1)
SRCTL0 и SRCTL1 являются регистрами управления приемом для SPORT0 и SPORT1 соответственно. SRCTL0 отображается в карте памяти по адресу 0х00Е1, SRCTL1 – по адресу 0х00F1. После сброса эти регистры очищены (инициализированы значением 0х0000 0000). При изменении режима работы содержимое регистра управления сначала должно обнуляться, а затем в регистр должны записываться данные, соответствующие новому режиму.
655
EРегистры
управления/состояния
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DTYPE: Работа в обычном режиме |
DTYPE: Работа в многоканальном режиме |
||||||||||||||||||||||||||||||||
DTYPE |
Формат данных |
DTYPE |
Формат данных |
||||||||||||||||||||||||||||||
00 |
Выравниваются по правому |
х0 |
Выравниваются по правому |
||||||||||||||||||||||||||||||
|
разряду, неиспользуемые старшие |
|
|
|
разряду, неиспользуемые старшие |
||||||||||||||||||||||||||||
|
биты заполняются нулями |
|
|
|
биты заполняются нулями |
||||||||||||||||||||||||||||
01 |
Выравниваются по правому |
х1 |
Выравниваются по правому |
||||||||||||||||||||||||||||||
|
разряду, неиспользуемые старшие |
|
|
|
разряду, неиспользуемые старшие |
||||||||||||||||||||||||||||
|
биты дополняются по знаку |
|
|
|
биты дополняются по знаку |
||||||||||||||||||||||||||||
10 |
Компандирование по закону |
0х |
Компандирование по закону |
||||||||||||||||||||||||||||||
11 |
Компандирование по А закону |
1х |
Компандирование по А закону |
||||||||||||||||||||||||||||||
Все биты управления и состояния считаются активными, если равны 1 (если другой вариант не оговаривается специально). Указаны значения битов по умолчанию после сброса; если значение не указано, то состояние бита после сброса не определено или зависит от сигналов на процессорных входах. Зарезервированные биты показаны серым цветом. В них всегда
должны записываться нули.
656
Регистры Е управления/состояния
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DTYPE: Работа в обычном режиме |
DTYPE: Работа в многоканальном режиме |
|||||||||||||||||||||||||||||||||||||||
DTYPE |
Формат данных |
DTYPE |
Формат данных |
|||||||||||||||||||||||||||||||||||||
00 |
Выравниваются по правому |
х0 |
Выравниваются по правому |
|||||||||||||||||||||||||||||||||||||
|
разряду, неиспользуемые старшие |
|
|
|
|
|
разряду, неиспользуемые старшие |
|||||||||||||||||||||||||||||||||
|
биты заполняются нулями |
|
|
|
|
|
биты заполняются нулями |
|||||||||||||||||||||||||||||||||
01 |
Выравниваются по правому |
х1 |
Выравниваются по правому |
|||||||||||||||||||||||||||||||||||||
|
разряду, неиспользуемые старшие |
|
|
|
|
|
разряду, неиспользуемые старшие |
|||||||||||||||||||||||||||||||||
|
биты дополняются по знаку |
|
|
|
|
|
биты дополняются по знаку |
|||||||||||||||||||||||||||||||||
10 |
Компандирование по закону |
0х |
Компандирование по закону |
|||||||||||||||||||||||||||||||||||||
11 |
Компандирование по А закону |
1х |
Компандирование по А закону |
|||||||||||||||||||||||||||||||||||||
657
E Регистры управления/состояния
Биты |
Имя |
Определение |
0 |
SPEN* |
Активизация SPORT |
1 2 |
DTYPE |
Тип данных (формат данных, компандирование) |
3 |
SENDN |
Начало приема слова (1= начиная с младшего бита) |
4 8 |
SLEN |
Длина последовательно принимаемого слова – 1 |
9 |
PACK |
Упаковка слова данных (16→32) |
10 |
ICLK |
Внутренняя генерация сигнала тактовой синхронизации |
|
|
приема |
11 |
|
Зарезервирован |
12 |
CKRE |
Опрос данных и сигнала кадровой синхронизации по фронту |
|
|
сигнала тактовой синхронизации |
13 |
RFSR* |
Требование кадровой синхронизации приема |
14 |
IRFS |
Внутренняя генерация RFS |
15 |
|
Зарезервирован |
16 |
LRFS |
Активный низкий уровень сигнала TFS |
17 |
LAFS* |
Режим генерации сигнала RFS |
18 |
SDEN |
Разрешение DMA при приеме через SPORT |
19 |
SCHEN |
Разрешение цепочки операций DMA при приеме через |
|
|
SPORT |
20 |
|
Зарезервирован |
21 |
D2DMA* |
Разрешение режима 2 D DMA |
22 |
SPL* |
Циклический режим SPORT (тестирование) |
23 |
MCE |
Разрешение многоканального режима |
24 28 |
NCH |
Число каналов – 1 (операции в многоканальном режиме) |
29 |
ROVF** |
Состояние переполнения при приеме («залипший», только |
|
|
для чтения) |
30 31 |
RXS** |
Состояние буфера RX (только для чтения) |
|
|
11=полный, 00=пустой, 10=частично заполненный |
* Должен быть обнулен при работе в многоканальном режиме.
** Биты состояния только для чтения. Они обнуляются при блокировании последовательного порта (при установке SPEN=1). Состояние RXS может впоследствии изменяться, если данные считываются или записываются ядром ADSP 2106x, в то время как SPORT блокирован.
Е.20. Коэффициенты деления частот кадровой и тактовой синхронизации SPORT (TDIV, RDIV)
Регистры TDIV, RDIV содержат значения коэффициентов деления, которые определяют частоту внутренних сигналов тактовой и кадровой синхронизации. Эти четыре регистра отображаются в карте памяти по адресам 0х00Е4, 0х00F4, 0х00Е6 и 0x00F6 соответственно. После сброса эти регистры не инициализируются.
658
Регистры Е управления/состояния
TDIVx |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
Биты Имя |
|
|
|
|
|
|
Определение |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
15 0 |
TCLKDIV |
Коэффициент деления частоты тактовой синхронизации передачи |
||||||||||||||||||||||||||||||||||||||||||||
31 16 |
TFSDIV |
|
|
Коэффициент деления частоты кадровой синхронизации передачи |
||||||||||||||||||||||||||||||||||||||||||
RDIVx |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
Биты Имя |
|
|
|
|
|
|
Определение |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
15 0 |
RCLKDIV |
Коэффициент деления частоты тактовой синхронизации приема |
||||||||||||||||||||||||||||||||||||||||||||
31 16 |
RFSDIV |
|
|
Коэффициент деления частоты кадровой синхронизации приема |
||||||||||||||||||||||||||||||||||||||||||
TDIV0 |
31 |
|
30 |
|
29 |
|
28 |
|
27 |
|
26 |
|
25 |
|
24 |
23 |
|
22 |
21 |
|
20 |
19 |
18 |
|
17 |
16 |
|
0x00E4 |
||||||||||||||||||
TDIV1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0x00F4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
TFSDIV |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
Коэффициент деления частоты кадровой синхронизации передачи |
|
|
|
|
|
|
||||||||||||||||||||||||||||
|
|
|
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
TCLKDIV
Коэффициент деления частоты тактовой синхронизации передачи
31 |
|
30 |
|
29 |
|
28 |
|
27 |
|
26 |
|
25 |
|
24 |
23 |
22 |
21 |
20 |
|
19 |
|
18 |
|
17 |
16 |
|
|
|
||||||||||||||||||||
RDIV0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0x00E6 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
RDIV1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0x00F6 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
RFSDIV |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
Коэффициент деления частоты кадровой синхронизации приема |
|
|
|
|
|
|
|
||||||||||||||||||||||||||||||||
15 |
14 |
13 |
12 |
11 |
10 |
9 |
|
|
8 |
|
7 |
|
6 |
|
5 |
|
4 |
3 |
2 |
1 |
0 |
|
|
|
||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
RCLKDIV
Коэффициент деления частоты тактовой синхронизации приема
659
E Регистры управления/состояния
Е.21. Файл определений символов (def21060.h)
Регистры IOP программируются путем записи по соответствующему адресу в памяти. Символические имена регистров и отдельных битов могут использоваться в программах ADSP 2106. Определения #define для этих символов содержаться в файле def21060.h, который находится в директории INCLUDE программного обеспечения процессоров серии ADSP 21000. Файл def21060.h показан здесь для справки.
/*__________________________________________________________________________
def21060.h – Определения и адреса битов системных регистров и регистров IOP для ADSP-2106х.
Последнее изменение: 15 февраля 1995 года.
В этом файле содержится список макроопределений для обеспечения возможности использования при программировании символических имен всех битов системных регистров ADSP-2106x. В нем также содержится макрос для адресов регистра IOP и некоторых полей битов. Пример использования:
Bit set mode1 BR0 |IRPTEN| ALUSTAT;
ustat1=BSO |HPM01| HMSWF; dm (SYSCON)=ustat1;
____________________________________________________________________________*/
/*Регистр MODE1*/ |
|
|
||
#define |
BR8 |
0x00000001 |
/*Áèò |
0: Режим битреверсии для I8 (DAG1)*/ |
#define |
BR0 |
0x00000002 |
/*Áèò |
1: Режим битреверсии для I0 (DAG2)*/ |
#define |
SRCU |
0x00000004 |
/*Áèò |
2: Выбор доп. набора регистров для |
|
|
|
вычислительных устройств */ |
|
#define |
SRD1H |
0õ00000008 |
/*Бит 3: Выбор доп. набора регистров DAG1 (7-4)*/ |
|
#define |
SRD1L |
0x00000010 |
/*Бит 4: Выбор доп. набора регистров DAG1 (3-0)*/ |
|
#define |
SRD2H |
0x00000020 |
/*Áèò |
5: Выбор доп. набора регистров DAG2 (15- |
|
|
|
12)*/ |
|
#define |
SRD2L |
0x00000040 |
/*Áèò |
6: Выбор доп. набора регистров DAG2 (11- |
|
|
|
8)*/ |
|
#define |
SRRFH |
0x00000080 |
/*Áèò |
7: Выбор доп. набора регистров регистрового |
|
|
|
файла |
äëÿ R15-R8*/ |
#define |
SRRFL |
0x00000400 |
/*Áèò |
10: Выбор доп. набора регистров |
|
|
|
регистрового файла для R7-R0*/ |
|
#define |
NESTM |
0x00000800 |
/*Бит 11: Разрешение вложенности прерывания */ |
|
#define |
IRPTEN |
0x00001000 |
/*Áèò |
12: Глобальное разрешение прерываний */ |
#define |
ALUSAT |
0x00002000 |
/*Áèò |
13: Разрешение насыщения ALU*/ |
#define |
SSE |
0x00004000 |
/*Áèò |
14: Разрешение дополнения по знаку |
|
|
|
короткого слова */ |
|
#define |
TRUNCATE |
0x00008000 /*Бит 15: 1=усечение числа с плавающей |
||
|
|
|
точкой; */ |
|
|
|
|
/*0=округление к ближайшему */ |
|
#define |
RND32 |
0x00010000 |
/*Áèò |
16: 1=округление данных с плавающей точкой |
|
|
|
äî 32 |
áèò; */ |
|
|
|
/* 0=округление до 40 бит */ |
|
#define |
CSEL |
0x00060000 |
/*Áèò |
17-18: Выбор кода условия (00 – ведущий) */ |
660