Руководство пользователя по сигнальным процессорам Sharc

Регистры DAG1 4 2, 4 11

Регистры DAG2 4 2, 4 11

Регистры IOP 7 3, 8 4, 8 14, E 1, E 4, E 67

Регистры MR 2 12

Регистры MR2B, MR1B, MR0B 2 18

Регистры MR2F, MR1F, MR0F 2 18

Регистры MSGR0 MSGR7 7 32, 8 32

Регистры STCTLx 6 15, 10 5, 10 8, E 33

Регистры параметров DMA 6 5, 6 20, 7 28, 10 34,

Регистры параметров каналов DMA 6 23

Регистры программного автомата 3 5

Регистры управления DMACx 6 5, 6 37, 7 27

Регистры управления последовательными

портами 10 9, E 58, Е 60

Регистры устройства ввода вывода E 1

Режим «вставка цепочки» 6 11, 6 31

Режим «нет начальной загрузки» 11 8, 11 43

Режим DMA 6 13, 6 38

Режим DMA через последовательный порт 10 4,

Режим 2 D DMA 6 7

Режим ведомого 7 3, G 1

Режим насыщения 2 7

Режим начальной загрузки 11 31

Режим округления 2 5, 2 15

Режим передачи по DMA двумерных массивов

данных 6 7, 6 52

Режим поздней генерации сигнала кадровой

синхронизации 10 24

Режим ранней генерации сигнала кадровой

Режим с временным разделением каналов

(TDM) 10 1, 10 2, 10 25

Режим состояния ожидания 5 41

Режим срабатывания прерываний 3 31

Режим упаковки 6 11, 6 36, 8 19, 8 22, 11 33, 11

37, E 28, Е 31, Е 42

Режим упаковки при передаче хост процессора

Результаты ALU 2 6

Сигнал ACK 5 37, 6 14, 7 21 – 7 26, 8 9 – 8 16,

11 4, 11 10, 11 46, E 38

11 3, 11 25

Схема вращающихся приоритетов при арбитраже

шины 7 14

Счетчик запросов DMA 6 12

Счетчик команд (PC) 3 3

Счетчик слов DMA 6 22, 6 38

Счетчик текущего цикла (CURLCNTR) 3 6, 3 19,

A 6

Счетчик цикла 3 6, 3 19, A 6

Т

Таблица векторов прерываний 5 14

Таймер 3 34, 11 14

Сигнал CLKIN 11 8, 11 13

Тактовая частота последовательного порта 10 14

Текущий ведущий процессор 7 11, 8 10, E 35

Сигнал PAGE 5 36, 5 45

Точность арифметических операций (бит RND32)

Сигнал REDY 6 41, 8 3, 8 28, G 2

5 34

Сигнал TIMEXP 3 34, 3 35

Сигнал кадровой синхронизации передачи

У

(TFS) 10 2, 10 26

Указатель адреса 1 10

Сигнал кадровой синхронизации приема (RFS)

Указатель вершины стека счетчика команд

(PCSTKP) 3 6, 3 13

Синхронизация шины 7 19

Указатель маски прерывания (IMASKP) 3 6, 3 28

Синхронная передача 8 4, G 2

Указатель стека 3 31

Синхронное обращение 8 4

Указатель цепочки 6 22, 6 29

Синхронные многопроцессорные операции 11 18

Система обозначения набора команд A 5

Умножение/накопление 2 11, 2 25, B 76, B 79, B

83, B 85

Системные регистры 3 5, A 6, E 2, E 3

Универсальные регистры 3 5, 4 10, 6 34, 11 47, A 5,

Сканирование границ 11 15, D 1

A 6, E 2

Слой земли 11 28

Упаковка 1 15, E 36, Е 43

Совместно используемые каналы DMA 6 17

Упаковка данных 1 15, 6 11, 6 36,8 21, 9 9, 10 17

Соединение «точка к точке» 7 4

Управление шиной 7 14

Состояние DMA 6 19

Управление шиной хост процессором 7 35, E 35

Состояние блокирования 6 45

Управляемый прерываниями DMA 6 19

Состояние буфера 7 27, 9 16, 10 9, 10 37, E 32

Усечение 2 6, 2 7, 2 14

Состояние буфера линк портов 9 16, E 51

Условие «ведущий» (BM) 3 8, E 17

Состояние ожидания 3 25, 5 37, 5 39, 8 17, 11 4,

Условие FLAG0_IN 3 8

Условие FLAG1_IN 3 8

Состояние ожидания для обращения в

Условие FLAG2_IN 3 8

пространство памяти многопроцессорной

Условие FLAG3_IN 3 8

системы 7 24, 8 17, E 38

Условие FOREVER 3 8

Состояние ожидания при обращении во

Условие LCE 3 8, 3 19, 3 20

внешнюю память 5 3, E 38

Условие NOT LCE 3 9

Состояние упаковки при передаче хост

Условие TF 3 9

процессора 7 35, 8 30, E 35

Условие TRUE 3 9

Состояния ожидания для небанковой памяти 5 41

Сохранение стека 3 39

Условие завершения цикла 3 8, 3 13 – 3 19

Условная команда 3 8, A 1

Спецификации MKKTT G.711 10 19

Условная команда записи в память 5 37, 5 50

Спецификация IEEE 1149.1 JTAG D 1

Условная команда чтения из памяти 5 50

Средства разработки 1 16

Устранение взаимных блокировок 8 13, 8 38

Стандарт IEEE 754/854 2 2, 2 4, C 1

Устройство ввода вывода (IOP) 1 14, 3 38, 8 14, G 1

Стек адреса цикла 3 5, 3 9, 3 13, 3 18

Стек состояния 3 5, 3 22, 3 30, 3 39, 11 15, A 48,

Ф

Стек счетчика команд 3 5, 3 9, 3 12, 3 21, A 27,

A 33, E 23

Стек счетчика цикла 3 5, 3 19, A 27

Столбец памяти 5 20, G 3

Флаг AF 2 8, 2 9

Флаг AI 2 8, 2 9

Флаг AIS 2 8, 2 9

Флаг AN 2 8

Флаг AOS 2 8

Флаг AS 2 9

Флаг AUS 2 8

Флаг AV 2 8, 3 8

Флаг AVS 2 8

Флаг AZ 2 8, 11 49, B 9, B 29

Флаг MI 2 17

Флаг MIS 2 16

Флаг MN 2 15, 2 16

Флаг MOS 2 16, 2 17

Флаг MS 3 8

Флаг MU 2 15, 2 16

Флаг MUS 2 16

Флаг MV 2 15, 2 17, 3 8

Флаг MVS 2 16, 2 17

Флаг SS 2 24

Флаг SV 2 22, 3 8

Флаг SZ 2&24, 3&9

Флаг накопления сравнений 2 9

Флаг ошибки 2 9, 2 17

Флаг переноса 2 8

Флаг переполнения ALU 2 8

Флаг проверки бита (BTF) 3 8, A 44, E 3, E 21

Флаги арифметического состояния 3 5

Флаги состояния 2 4, 2 15

Флаги состояния ALU 2 26

Флаги состояния умножителя 2 15

Флаги стек переполнен 3 39

Флаги стек полный 3 39

Флаги стек пустой 3 39

Флаги стека 3 39, E 23

Формат коротких слов данных C 3

Х

Хост интерфейс 8 3, 8 9

Хост процессор 1 1, 7 20, 8 1, G 1

Ц

Целостность сигнала 11 25

Целый результат 2 12

Цепочка операций DMA 6 10, 6 27

Цикл DMA 6 21

Цикл DO UNTIL 3 5

Цикл записи хост процессором 8 10

Цикл перехода шины 7 10, 8 4, G 2

Цикл перехода шины хост процессору (HTC) 8 4, ELAST 5 45

G 1

Цикл простоя шины 5 40 – 5 43

Цикл удержания 5 41, E 39

Цикл чтения хост процессором. 8 11

Циклический буфер 1 9, 4 1, 4 6

Циклический переход указателя адреса 1 10