Руководство пользователя по сигнальным процессорам Sharc

Регистры Е управления/состояния

20FLG1 Значение FLAG1

21FLG2 Значение FLAG2

22FLG3 Значение FLAG3

23Зарезервирован

24 31 CACC Биты накопления сравнений

E.7. Регистр «залипшего» состояния (STKY)

Биты 21 26 только для чтения. Запись в регистр STKY не влияет на эти биты.

Все биты, кроме 21, 22, 24, 26, «залипшие» (смотри раздел «Флаги стека» в главе Управление программой). После установки «залипшего» бита, он остается в этом состоянии, пока не будет явно сброшен.

Е.8. Регистры фиксирования и маскирования прерываний (IRPTL и IMASK)

Положения битов в регистрах IRPTL и IMASK соответствуют прерываниям ADSP 2106x и расположены в порядке приоритета.

621

Регистры Е управления/состояния

623

E Регистры управления/состояния

* Смещение относительно базового адреса: 0x0002 0000 для таблицы векторов прерываний во внутренней памяти, 0x0040 0000 для таблицы векторов прерываний во внешней памяти.

**Не маскируется.

624

Регистры Е управления/состояния

Е.9. Регистр конфигурации системы (SYSCON)

Регистр SYSCON используется для настройки конфигурации системы. SYSCON отображается во внутренней памяти по адресу 0х0000. После сброса SYSCON инициализируется значением 0х0000 0010, что определяет настройки следующим образом: ADSP 2106x взаимодействует с любым хост процессором по 16 разрядной шине. Для изменения настройки режима упаковки при передаче хост процессора (НРМ), в SYSCON должны записываться два 16 разрядных слова, даже если шина хост процессора 32 разрядная.

7HPFLSH Очистка состояния упаковки хост процессора

8IMDW0 Разрядность данных Блока 0 внутренней памяти (0=32 разрядные

данные, 1=40 разрядные данные)

9IMDW1 Разрядность данных Блока 1 внутренней памяти (0=32 разрядные

SRST Программный сброс (Software Reset). Вызывает программный сброс, имеет тот же эффект, что и сигнал на выводе.

памяти для начальной загрузки) как выходной. Это позволяет ADSP 2106x считывать данные из использовавшейся для начальной загрузки

625

Регистры Е управления/состояния

EPROM, когда процессор больше не находится в режиме начальной загрузки. Так как в течение начальной загрузки из EPROM можно загрузить только 256 команд, то установка бита BSO позволяет ADSP 2106x считывать дополнительный код или данные из загружающей EPROM после завершения начальной загрузки. (См. раздел «Начальная загрузка» в главе Проектирование системы.)

ADSP 2106х (другими ADSP 2106х или хост процессором). IWT=1 отменяет действие битов IMDW (см. ниже) и принудительно задает 48 разрядную (в 3 столбца) передачу данных. При IWT=0 конфигурация слова данных определяется битами IMDW в регистре SYSCON. IWT должен устанавливаться всякий раз, когда ведущий ADSP 2106х или хост процессор читает или записывает команды из (этого) ADSP 2106х.

1 = 48 разрядные слова при прямом чтении/записи

0 = 32 разрядные слова при прямом чтении/записи

627

E Регистры управления/состояния

HPM (1:0) Режим упаковки при передачах хост&процессора (Host Packing Mode). Определяет разрядность внутреннего слова и внешней шины хост процессора для выполнения передач хост процессора во внутреннюю память ADSP 2106х или регистры IOP. Если хост процессор производит чтение или запись любого регистра IOP, кроме буферов FIFO внешнего порта (EPB0 EPB3) или буферов линк портов (LBUF0 LBUF5), разрядность слова всегда будет 32 бита независимо от того, какова разрядность шины хост процессора. Если хост процессор осуществляет чтение или запись буферов линк портов, разрядность слова определяется только HPM, а не битом LEXT в регистре LCTL.

00 = нет упаковки. Максимальная разрядность шины – 32 бита для асинхронных передач. Младшие 16 бит 48 разрядной шины данных будут записываться и считываться как нулевые, даже при чтении 48 разрядных слов. Для синхронных передач шина хост процессора должна быть 32 бита при передаче данных или 48 бит при передаче командных слов. (Примечание: для чтения и записи 48 разрядных слов из внутренней памяти следует установить в 1 бит IWT или бит IMDW для того блока памяти, к которому осуществляется обращение.)

по умолчанию после сброса:

01 = 16&разрядная шина хост&процессора, 32&разрядные слова.

Шина хост процессора будет 16 бит, любое обращение к памяти – как к 32 разрядному слову. (Замечание: Если происходит обращение к блоку внутренней памяти ADSP 2106х, для которого бит IMDW установлен в 1, будут читаться или записываться старшие 32 бита 48 разрядного слова.)

10 = 16&разрядная шина хост&процессора, 48&разрядные слова. Шина хост процессора будет 16 бит, любое обращение к памяти – как к 48 разрядному слову.

11 = 32&разрядная шина хост&процессора, 48&разрядные слова. Шина хост процессора будет 32 бита; любое обращение к памяти – как к 48 разрядному слову.

Для изменения режима упаковки при передачах хост процессора необходимо:

1.Записать в регистр SYSCON требуемое значение HPM.

2.Считать SYSCON, чтобы убедиться в завершении записи.

628

Регистры Е управления/состояния

3.Повторно записать данные в SYSCON (чтобы очистить чтение,

так как оно может происходить еще при прежнем режиме упаковки).

4.Подождать 4 цикла.

629

E Регистры управления/состояния

буфера SPORT (TX/RX), буфера линк портов (LBUFx) или буфера внешнего порта (ЕРВх). Состояние зависания возникает также в случае, когда внешнее устройство (другой ADSP 2106x или хост процессор) пытается считать из пустого буфера или записать в полный буфер.

После сброса BHD=0, т. е. зависание буфера разрешено. Это нормальный режим работы для буферов. Установка BHD=1 для запрета зависания буфера полезна для отладки.

Замечание: состояние полный или пустой для конкретного буфера может определяться путем считывания соответствующего регистра состояния/управления: DMACx для буфера внешнего порта, LCOM для линк порта, SRCTLx/STCTLx для буферов SPORT.

1=запрещено зависание 0=разрешено зависание

ADREDY Конфигурация сигнала REDY

(1=активный управляющий (active drive), 0=с открытым стоком (open drain))

MSIZE(3:0) Размер банка внешней памяти (External Memory Bank Size). Задает размер банков внешней памяти (размер каждого банка памяти одинаковый). Величина MSIZE вычисляется по следующей формуле:

MSIZE=log2(размер банка) 13

(Более подробно см. раздел «Банки внешней памяти» в главе

Память.)

EPBR(1:0) Приоритет обращения по внешней шине (External Bus Priority). Определяет приоритет в использовании внешней шины (DATA47 0, ADDR31 0) при возникновении конфликта между ядром процессора ADSP 2106x и устройством ввода вывода. Этот тип конфликта происходит, когда ядро процессора пытается произвести внешнее чтение или запись во время выполнения передачи по DMA, которая управляется независимо устройством ввода вывода). 00=одинаковый приоритет – оба обращения чередуются друг с другом 01=приоритет имеет ядро процессора

10=приоритет имеет устройство ввода вывода (для передач по DMA)

630