Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Руководство пользователя по сигнальным процессорам Sharc

.pdf
Скачиваний:
143
Добавлен:
01.05.2014
Размер:
9.49 Mб
Скачать

Тестовый порт JTAG D

Пози

Тип

Имя

ция

защелки

сигнала

прос

 

 

мотра

 

 

70

выход

L1CLK (NC в ADSP 21061)

71

вход

L1CLK (NC в ADSP 21061)

72

выход

L1DAT0 (NC в ADSP 21061)

73

вход

L1DAT0 (NC в ADSP 21061)

74

выход

L1DAT1 (NC в ADSP 21061)

75

вход

L1DAT1(NC в ADSP 21061)

76

выход

L1DAT2 (NC в ADSP 21061)

77

вход

L1DAT2 (NC в ADSP 21061)

78

выход

L1DAT3 (NC в ADSP 21061)

79

вход

L1DAT3 (NC в ADSP 21061)

80

разрешение выхода

разрешение выходов L1ACK (NC в ADSP 21061)

81

разрешение выхода

разрешение выходов L1DATx, L1CLK

 

 

(NC в ADSP 21061)

82

выход

L0ACK (NC в ADSP 21061)

83

вход

L0ACK (NC в ADSP 21061)

84

выход

L0CLK (NC в ADSP 21061)

85

вход

L0CLK (NC в ADSP 21061)

86

выход

L0DAT0 (NC в ADSP 21061)

87

вход

L0DAT0 (NC в ADSP 21061)

88

выход

L0DAT1 (NC в ADSP 21061)

89

вход

L0DAT1(NC в ADSP 21061)

90

выход

L0DAT2 (NC в ADSP 21061)

91

вход

L0DAT2 (NC в ADSP 21061)

92

выход

L0DAT3 (NC в ADSP 21061)

93

вход

L0DAT3 (NC в ADSP 21061)

94

разрешение выхода

разрешение выходов L0ACK (NC в ADSP 21061)

95

разрешение выхода

разрешение выходов L0DATx, L0CLK

 

 

(NC в ADSP 21061)

96

выход

DATA0

97

вход

DATA0

98

выход

DATA1

99

вход

DATA1

100

выход

DATA2

101

вход

DATA2

102

выход

DATA3

103

вход

DATA3

104

выход

DATA4

105

вход

DATA4

106

выход

DATA5

591

D Тестовый порт JTAG

Пози

Тип

Имя

ция

защелки

сигнала

прос

 

 

мотра

 

 

107

вход

DATA5

108

выход

DATA6

109

вход

DATA6

110

выход

DATA7

111

вход

DATA7

112

выход

DATA8

113

вход

DATA8

114

выход

DATA9

115

вход

DATA9

116

выход

DATA10

117

вход

DATA10

118

выход

DATA11

119

вход

DATA11

120

выход

DATA12

121

вход

DATA12

122

выход

DATA13

123

вход

DATA13

124

выход

DATA14

125

вход

DATA14

126

выход

DATA15

127

вход

DATA15

128

выход

DATA16

129

вход

DATA16

130

выход

DATA17

131

вход

DATA17

132

выход

DATA18

133

вход

DATA18

134

выход

DATA19

135

вход

DATA19

136

выход

DATA20

137

вход

DATA20

138

выход

DATA21

139

вход

DATA21

140

выход

DATA22

141

вход

DATA22

142

выход

DATA23

143

вход

DATA23

144

выход

DATA24

145

вход

DATA24

592

Тестовый порт JTAG D

Пози

Тип

Имя

ция

защелки

сигнала

прос

 

 

мотра

 

 

146

выход

DATA25

147

вход

DATA25

148

выход

DATA26

149

вход

DATA26

150

разрешение выхода

разрешение выходов DATAх

151

выход

DATA27

152

вход

DATA27

153

выход

DATA28

154

вход

DATA28

155

выход

DATA29

156

вход

DATA29

157

выход

DATA30

158

вход

DATA30

159

выход

DATA31

160

вход

DATA31

161

выход

DATA32

162

вход

DATA32

163

выход

DATA33

164

вход

DATA33

165

выход

DATA34

166

вход

DATA34

167

выход

DATA35

168

вход

DATA35

169

выход

NC (не соединять)

170

вход

NC (не соединять)

171

выход

DATA36

172

вход

DATA36

173

выход

DATA37

174

вход

DATA37

175

выход

DATA38

176

вход

DATA38

177

выход

DATA39

178

вход

DATA39

179

выход

DATA40

180

вход

DATA40

181

выход

DATA41

182

вход

DATA41

183

выход

DATA42

184

вход

DATA42

593

D Тестовый порт JTAG

Пози

Тип

Имя

ция

защелки

сигнала

прос

 

 

мотра

 

 

185

выход

DATA43

186

вход

DATA43

187

выход

DATA44

188

вход

DATA44

189

выход

DATA45

190

вход

DATA45

191

выход

DATA46

192

вход

DATA46

193

выход

DATA47

194

вход

DATA47

195

разрешение выхода

разрешение выхода

196

разрешение выхода

разрешение выхода

197

разрешение выхода

разрешение выхода

198

вход

 

199

выход

 

200

вход

 

201

выход

 

202

вход

 

203

выход

 

204

вход

 

205

выход

 

206

вход

 

207

выход

 

208

вход

 

209

выход

 

210

разрешение выхода

разрешение выхода

211

разрешение выхода

разрешение выхода

212

разрешение выхода

разрешение выхода

213

вход

PAGE

594

Тестовый порт JTAG D

Пози

Тип

Имя

 

 

ция

защелки

сигнала

 

 

прос

 

 

 

 

мотра

 

 

 

 

214

выход

PAGE

 

 

215

вход

 

 

 

216

выход

 

 

 

217

выход

ACK

 

 

218

вход

ACK

 

 

219

таймер3

CLKIN

 

 

220

разрешение выхода

разрешение выхода ACK

 

221

разрешение выхода

разрешение выходов,

,

, PAGE, ADRCLK,

222

выход

 

 

 

223

вход

 

 

 

224

выход

 

 

 

225

вход

 

 

 

226

вход

 

 

 

227

выход

 

 

 

228

вход

 

 

 

229

выход

REDY

 

 

230

выход

ADRCLK

 

 

231

разрешение выхода

разрешение выхода

 

 

232

разрешение выхода

разрешение выхода REDY

 

233

разрешение выхода

разрешение выхода RFS0

 

234

разрешение выхода

разрешение выхода RCLK0

 

235

разрешение выхода

разрешение выхода TFS0

 

236

разрешение выхода

разрешение выхода TCLK0

 

237

разрешение выхода

разрешение выхода DT0

 

 

238

выход

RFS0

 

 

239

вход

RFS0

 

 

240

выход

RCLK0

 

 

241

вход

RCLK0

 

 

242

вход

DR0

 

 

243

выход

TFS0

 

 

244

вход

TFS0

 

 

595

D Тестовый порт JTAG

Пози

Тип

Имя

ция

защелки

сигнала

прос

 

 

мотра

 

 

245

выход

TCLK0

246

вход

TCLK0

247

выход

DT0

248

выход

 

249

вход

 

250

разрешение выхода

разрешение выходов RFS1,

251

разрешение выхода

разрешение выхода RCLK1

252

разрешение выхода

разрешение выхода TFS1

253

разрешение выхода

разрешение выхода TCLK1

254

разрешение выхода

разрешение выхода DT1

255

выход

RFS1

256

вход

RFS1

257

выход

RCLK1

258

вход

RCLK1

259

вход

DR1

260

выход

TFS1

261

вход

TFS1

262

выход

TCLK1

263

вход

TCLK1

264

выход

DT1

265

вход

 

266

вход

 

267

вход

 

268

вход

 

269

выход

ADDR31

270

вход

ADDR31

271

выход

ADDR30

272

вход

ADDR30

273

выход

ADDR29

274

вход

ADDR29

275

разрешение выхода

разрешение выхода

276

выход

ADDR28

277

вход

ADDR28

278

выход

 

596

Тестовый порт JTAG D

Пози

Тип

Имя

 

ция

защелки

сигнала

 

прос

 

 

 

мотра

 

 

 

279

вход

 

 

280

выход

 

 

281

вход

 

 

282

выход

 

 

283

вход

 

 

284

выход

 

 

285

вход

 

 

286

выход

 

 

287

вход

 

 

288

выход

 

 

289

вход

 

 

290

выход

ADDR27

 

291

вход

ADDR27

 

292

выход

ADDR26

 

293

вход

ADDR26

 

294

выход

ADDR25

 

295

вход

ADDR25

 

296

выход

ADDR24

 

297

вход

ADDR24

 

298

выход

ADDR23

 

299

вход

ADDR23

 

300

выход

ADDR22

 

301

вход

ADDR22

 

302

выход

ADDR21

 

303

вход

ADDR21

 

304

выход

ADDR20

 

305

вход

ADDR20

 

306

выход

ADDR19

 

307

вход

ADDR19

 

308

разрешение выхода

разрешение выходов ADDRx,

,

309

выход

ADDR18

 

310

вход

ADDR18

 

311

выход

ADDR17

 

597

D Тестовый порт JTAG

Пози

Тип

Имя

ция

защелки

сигнала

прос

 

 

мотра

 

 

312

вход

ADDR17

313

выход

ADDR16

314

вход

ADDR16

315

выход

ADDR15

316

вход

ADDR15

317

выход

ADDR14

318

вход

ADDR14

319

выход

ADDR13

320

вход

ADDR13

321

выход

ADDR12

322

вход

ADDR12

323

выход

ADDR11

324

вход

ADDR11

325

выход

ADDR10

326

вход

ADDR10

327

выход

ADDR9

328

вход

ADDR9

329

выход

ADDR8

330

вход

ADDR8

331

выход

ADDR7

332

вход

ADDR7

333

выход

ADDR6

334

вход

ADDR6

335

выход

ADDR5

336

вход

ADDR5

337

выход

ADDR4

338

вход

ADDR4

339

выход

ADDR3

340

вход

ADDR3

341

выход

ADDR2

342

вход

ADDR2

343

выход

ADDR1

344

вход

ADDR1

345

выход

ADDR0

346

вход

ADDR0

347

разрешение выхода

разрешение выхода FLAG0

348

разрешение выхода

разрешение выхода FLAG1

349

разрешение выхода

разрешение выхода FLAG2

350

разрешение выхода

разрешение выхода FLAG3

598

Тестовый порт JTAG D

Пози

Тип

Имя

 

ция

защелки

сигнала

 

прос

 

 

 

мотра

 

 

 

351

выход

FLAG0

 

352

вход

FLAG0

 

353

выход

FLAG1

 

354

вход

FLAG1

 

355

выход

FLAG2

 

356

вход

FLAG2

 

357

выход

FLAG3

 

358

вход

FLAG3

 

359

выход

ICSA

 

360

выход

 

 

361

выход

TIMEXP

 

362

разрешение выхода

разрешение выхода

этот вывод – ближайший

 

 

к TDI (просматривается последним)

1NC (not connect) = не подсоединен.

2Разрешение выхода: 1=при выполнении команд EXTEST и INTEST управляет ассоциированными сигналами; 0=при выполнении команд EXTEST и INTEST переводит ассоциированные сигналы в третье состояние выхода.

3CLKIN может просматриваться, но не управляться (только для чтения). CLKIN продолжает синхронизировать ADSP 2106x независимо от выполняемой команды.

D.5. Регистр идентификации устройства

ADSP 2106х не содержит регистр идентификации устройства.

D.6. Встроенные операции самотестирования (BIST, BUILT-

IN SELF-TEST)

ADSP 2106х не поддерживает функции самотестирования.

D.7. Закрытые команды

Загрузка значения 001xx в регистр команд разрешает использование закрытых команд, зарезервированных для эмуляции. Эмулятор EZ ICE ADSP 2106х

599

D Тестовый порт JTAG

использует TAP и граничный просмотр как способ обращения к процессору в проектируемой системе. Для доступа к TAP эмулятору EZ ICE требуется специальный соединитель на разрабатываемой плате. За информацией относительно этого соединителя обратитесь к разделу «Эмулятор EZ ICE» в главе Проектирование системы.

D.8. Ссылки

IEEE Standard 1149.1 1990. Standard Test Access Port and Boundary Scan

Architecture

Стандарт IEEE 1149.1 1990. Для приобретения копии свяжитесь с IEEE: 1 800 678 IEEE.

Maunder, C.M. & R. Tulloss. Test Access Port and Boundary Scan Architecture. IEEE Computer Society Press, 1991.

Parker, Kenneth. The Boundary Scan Handbook. Kluwer Academic Press, 1992.

Bleeker, Harry, P. van den Eijnden, и F. de Jong. Boundary Scan Test – A Practical Approach. Kluwer Academic Press, 1993.

Hewlett Packard Co. HP Boundary Scan Tutorial and BSDL Reference Guide. (HP part# E1017 90001.) 1992.

600