Руководство пользователя по сигнальным процессорам Sharc
.pdf
Проектирование системы 11
вывода, контроллерами памяти, другими периферийными устройствами, чтобы продлить обращение к внешней памяти. ADSP 2106x сбрасывает выходной сигнал на выводе АСК, чтобы добавить состояние ожидания для синхронного обращения к его внутренней памяти. В многопроцессорной системе ведомый процессор сбрасывает сигнал на входе АСК ведущего, чтобы добавить состояние(я) ожидания для обращения к его внутренней памяти. Ведущий имеет на выводе АСК фиксатор, который поддерживает входной сигнал на уровне, который был выставлен последним.
I/S Перевод шины в третье состояние (Suspend Bus Tristate). Внешние устройства могут выставлять сигнал 
(активный уровень – низкий) для перевода внешних шин адреса и данных, линий выбора памяти и стробов в состояние с высоким сопротивлением на время следующего цикла. Если ADSP 2106х попытается обратиться к внешней памяти в то
|
|
время, как сигнал |
установлен, то процессор |
|
|
остановится, и операция обращения к памяти не будет |
|
|
|
завершена, пока сигнал |
не будет сброшен. Сигнал |
|
|
должен использоваться только для выхода из |
|
|
|
состояния взаимной блокировки хост процессора и ADSP |
|
|
|
2106х или при использовании контроллера DRAM. |
|
|
I/A |
Линии запроса прерывания (Interrupt Request Lines). Могут |
|
|
|
срабатывать по фронту или по уровню. |
|
FLAG3 0 |
I/O/A |
Выводы флагов (Flags Pins). Каждый вывод конфигурируется |
|
|
|
битами управления либо как вход либо как выход. В качестве |
|
|
|
входного сигнала флаги могут проверяться как условие. В |
|
|
|
качестве выходного сигнала они могут использоваться для |
|
|
|
подачи сигнала внешним устройствам. |
|
TIMEXP |
O |
Счетчик таймера пуст (Timer Expired). Этот сигнал выставляется |
|
|
|
в течение четырех циклов после уменьшения содержимого |
|
|
|
регистра TCOUNT до нуля при включенном таймере. |
|
|
I/A |
Запрос шины хост&процессором (Host Bus Request). |
|
|
|
Выставляется хост процессором для запроса управления |
|
391
11 Проектирование системы
|
|
внешней шиной ADSP 2106х. В многопроцессорной системе |
||||
|
|
при выставлении |
ведущий ADSP 2106х освобождает |
|||
|
|
шину и выставляет сигнал |
. Для освобождения шины |
|||
|
|
ADSP 2106х переводит линии адреса, данных, выбора |
||||
|
|
кристалла и стробов в третье состояние. В |
||||
|
|
многопроцессорной системе сигнал |
имеет наивысший |
|||
|
|
приоритет над всеми запросами шины процессором ADSP |
||||
|
|
2106х ( |
). |
|
|
|
|
I/O |
Предоставление шины хост&процессору (Host Bus Grant). |
||||
|
|
Подтверждает запрос шины |
, указывая, что хост |
|||
|
|
процессор может начать управление внешней шиной. |
||||
|
|
ADSP 2106х будет выставлять сигнал |
(низкий |
|||
|
|
уровень), пока сигнал |
|
не будет сброшен. В |
||
|
|
многопроцессорной системе сигнал |
выводится |
|||
|
|
ведущим ADSP 2106х и отслеживается всеми остальными |
||||
|
|
процессорами. |
|
|
|
|
|
I/A |
Выбор кристалла (Chip Select). Выставляется хост |
||||
|
|
процессором для выбора ADSP 2106x. |
|
|||
REDY |
(o/d) O Подтверждение перехода управления шиной хост& |
|||||
|
|
процессору (Host Bus Acknowledge). ADSP 2106х сбрасывает |
||||
|
|
сигнал REDY (низкий уровень), чтобы добавить состояния |
||||
|
|
ожидания при асинхронных обращениях к своей внутренней |
||||
|
|
памяти или регистрам IOP со стороны хост процессора. По |
||||
|
|
умолчанию используется как выход с открытым стоком (o/d); |
||||
|
|
состояние активного управляющего выхода (a/d) |
||||
|
|
программируется битом ADREDY в регистре SYSCON. Если |
||||
|
|
выставлены входные сигналы |
и |
, то REDY будет |
||
|
|
только выходным сигналом. |
|
|
||
I/A 1&й запрос DMA (ADSP 21060/61/62 7 канал DMA)
I/A 2&й запрос DMA (ADSP 21060/62 8 канал DMA)
(ADSP 21061 6 канал DMA)
392
Проектирование системы 11
O/T 1&е предоставление DMA (ADSP 21060/61/62 7 канал DMA)
O/T 2&е предоставление DMA (ADSP 21060/62 8 канал DMA)
(ADSP 21061 6 канал DMA)
I/O/S Запросы шины в многопроцессорной системе
(Multiprocessing Bus Requests). Используются в многопроцессорных системах для арбитража шины. ADSP
2106x управляет сигналом только на своей линии 
(определяемой значениями на его входах ID2 0) и контролирует все другие сигналы. В многопроцессорной системе, содержащей менее шести ADSP 2106x,
неиспользуемые выводы 
должны подключаться к
питанию; собственная линия 
процессора не должна
подключаться к питанию или к земле, потому что она является выходом.
ID2 0 |
I |
Многопроцессорный идентификатор (Multiprocessing ID). |
|||
|
|
Определяет, какой сигнал запроса шины ( |
— |
) |
|
|
|
используется ADSP 2106x. ID=001 соответствует |
, |
||
|
|
ID=010 соответствует |
, и т. д. ID=000 используется в |
||
|
|
системах с одним процессором. Эти линии определяют |
|||
|
|
конфигурацию системы, они должны управляться аппаратно |
|||
|
|
или изменяться только при сбросе. |
|
|
|
RPBA |
I/S |
Выбор схемы вращающихся приоритетов для арбитража |
|||
|
|
шины (Rotating Priority Bus Arbitration Select). Когда сигнал |
|||
|
|
RPBA установлен, то выбрана схема вращающихся |
|
||
приоритетов для арбитража шины в многопроцессорной системе. Когда RPBA сброшен, выбрана схема фиксированных приоритетов. Этот сигнал определяет конфигурацию системы и должен быть установлен одинаковым во всех ADSP 2106x. Если значение RPBA изменяется при работе системы, то новое значение должно быть установлено в каждом ADSP 2106x в одном и том же цикле.
(o/d) I/O Приоритетный доступ ядра (Core Priority Access). Сигнал 
позволяет ядру ведомого ADSP 2106x прервать фоновые
393
11 Проектирование системы
|
|
передачи DMA и получить доступ к внешней шине. |
|
|
|
является выходом с открытым стоком (o/d). Выводы |
всех |
|
|
ADSP 2106x в системе соединены вместе. Вывод |
имеет |
|
|
внутренний резистор номиналом 5 кОм. Если сигнал в системе |
|
|
|
не требуется, то он должен быть оставлен неподключенным. |
|
DTx |
O |
Передача данных (Data Transmit). (Последовательные порты |
|
|
|
0, 1). Каждый вывод DT имеет внутренний «подтягивающий» |
|
|
|
к питанию резистор номиналом 50 кОм. |
|
DRx |
I |
Прием данных (Data Receive). (Последовательные порты |
|
|
|
0, 1). Каждый вывод DR имеет внутренний «подтягивающий» |
|
|
|
к питанию резистор номиналом 50 кОм. |
|
TCLKx |
I/O |
Тактовая синхронизация передачи (Transmit Clock). |
|
|
|
(Последовательные порты 0, 1). Каждый вывод TCLK имеет |
|
|
|
внутренний «подтягивающий» к питанию резистор |
|
|
|
номиналом 50 кОм. |
|
RCLKx |
I/O |
Тактовая синхронизация приема (Receive Clock). |
|
|
|
(Последовательные порты 0, 1). Каждый вывод RCLK имеет |
|
|
|
внутренний «подтягивающий» к питанию резистор |
|
|
|
номиналом 50 кОм. |
|
TFSx |
I/O |
Кадровая синхронизация передачи (Transmit Frame Sync). |
|
|
|
(Последовательные порты 0, 1). |
|
RSFx |
I/O |
Кадровая синхронизация приема (Receive Frame Sync). |
|
|
|
(Последовательные порты 0, 1). |
|
LxDAT3 0 |
I/O |
Данные линк&порта (Link Port Data) (линк порты 0 5). |
|
|
|
Каждый вывод LxDAT3—0 имеет внутренний |
|
|
|
«подтягивающий» к земле резистор номиналом 50 кОм, |
|
|
|
который подключается или отключается битом LPDRD в |
|
|
|
регистре LCOM (не подключается в ADSP 21061). |
|
LxCLK |
I/O |
Тактовая синхронизация линк&порта (Link Port Clock) |
|
|
|
(линк порты 0 5). Каждый вывод LxCLK имеет внутренний |
|
|
|
«подтягивающий» к земле резистор номиналом 50 кОм, |
|
который подключается или отключается битом LPDRD в регистре LCOM (не подключается в ADSP 21061).
394
Проектирование системы 11
LxACK |
I/O |
Подтверждение связи через линк&порт (Link Port |
||
|
|
Acknowledge) (линк порты 0 5). Каждый вывод LxACK |
||
|
|
имеет внутренний «подтягивающий» к земле резистор |
||
|
|
номиналом 50 кОм, который подключается или отключается |
||
|
|
битом LPDRD в регистре LCOM (не подключается в ADSP |
||
|
|
21061). |
|
|
EBOOT |
I |
Выбор начальной загрузки из EPROM (EPROM Boot Select). |
||
|
|
Когда сигнал EBOOT установлен (высокий уровень), то |
||
|
|
процессор настроен для начальной загрузки из 8 разрядной |
||
|
|
EPROM. Когда сигнал EBOOT сброшен (низкий уровень), то |
||
|
|
режим начальной загрузки определяется входными сигналами |
||
|
|
LBOOT и |
(см. ниже). Этот сигнал служит для выбора |
|
|
|
конфигурации системы и должен управляться аппаратно. |
||
LBOOT |
I |
Выбор начальной загрузки через линк&порт/из хост& |
||
|
|
процессора (Link Boot/Host Boot Select). Когда сигнал |
||
|
|
LBOOT установлен (высокий уровень), ADSP 2106x |
||
|
|
настроен для загрузки через линк порт. Когда сигнал LBOOT |
||
|
|
сброшен (низкий уровень), ADSP 2106x настроен для |
||
|
|
начальной загрузки из хост процессора или в режим «нет |
||
|
|
начальной загрузки». (См. описание вывода |
далее.) |
|
|
|
Этот сигнал служит для выбора конфигурации системы и |
||
|
|
должен управляться аппаратно (подключен к земле в ADSP |
||
|
|
21061). |
|
|
|
I/O/T |
|
Выбор памяти для начальной загрузки (Boot |
|
Memory Select). Выходной сигнал: используется как выбор кристалла устройств EPROM для начальной загрузки (когда EBOOT=1, LBOOT=0). В многопроцессорных системах
выводится ведущим процессором. Входной сигнал: когда
установлен (низкий уровень), то нет начальной
загрузки, и ADSP 2106x начнет выполнять команды из внешней памяти (см. таблицу ниже). Этот сигнал служит для выбора конфигурации системы и должен управляться аппаратно.
* третье состояние только в режиме загрузки из EPROM, когда 
выходной сигнал.
395
11 Проектирование системы
EBOOT |
LBOOT |
Режим начальной загрузки |
|
1 |
0 |
выход Из EPROM ( |
соединяется с |
|
|
выводом |
EPROM) |
00 1 (вход) Из хост процессора
01 1 (вход) Через линк порт
00 0 (вход) Нет начальной загрузки.
Процессор выполняет команды из внешней памяти.
01 0 (вход) Зарезервирован
11 х (вход) Зарезервирован
CLKIN |
I |
Вход тактовой синхронизации (Clock In). Вход внешней |
|
|
тактовой синхронизации в ADSP 2106x. Цикл выполнения |
|
|
команды равен CLKIN. Сигнал на входе CLKIN не может |
|
|
останавливаться и изменяться, а его частота не может быть |
|
|
ниже определенного минимального значения. |
|
I/A |
Сброс процессора (Processor Reset). Переводит процессор в |
|
|
определенное состояние; процессор начинает выполнение |
|
|
команды по адресу памяти программы, определяемому адресом |
|
|
вектора аппаратного сброса. При включении питания этот |
|
|
сигнал должен быть выставлен (низкий уровень). |
TCK |
I |
Вход сигнала тактовой синхронизации операций тестовой |
|
|
логики (JTAG) (Test Clock). Обеспечивает асинхронную |
|
|
тактовую синхронизацию для сканирования границ JTAG. |
TMS |
I/S |
Выбор тестового режима (JTAG) (Test Mode Select). |
|
|
Используется для управления тестовым конечным автоматом. |
|
|
TMS имеет внутренний «подтягивающий»к питанию резистор |
|
|
номиналом 20 кОм. |
TDI |
I/S |
Вход тестовых данных (JTAG) (Test Data Input). |
|
|
Обеспечивает последовательные данные для логики |
|
|
сканирования границ. TDI имеет внутренний |
|
|
стабилизирующий резистор номиналом 20 кОм. |
TDO |
O |
Выход тестовых данных (JTAG) (Test Data Output). |
|
|
Последовательные выходные данные, извлекаемые из |
|
|
защелок просмотра. |
396
Проектирование системы 11
I/A Тестовый сброс (JTAG) (Test Reset). Сбрасывает тестовый
конечный автомат. После включения питания сигнал 
должен быть выставлен или должен оставаться низкого
|
|
уровня для правильной работы ADSP 2106x. |
имеет |
|
|
внутренний «подтягивающий» к питанию резистор |
|
|
|
номиналом 20 кОм. |
|
|
O |
Состояние эмуляции (Emulation Status). Должен быть |
|
|
|
подключен только к соединителю EZ ICE разрабатываемой |
|
|
|
платы. |
|
ICSA |
O |
Зарезервирован, оставьте неподключенным. |
|
VDD |
P |
Питание: номинальное значение +5 В и +3,3 В постоянного |
|
|
|
тока (30 выводов). |
|
GND |
G |
Земля (30 выводов). |
|
NC |
|
Не подключается. Зарезервированный вывод, который |
|
|
|
должен оставаться неподключенным. Заметим, что выводы |
|
|
|
LxDAT, LxCLK, LxACK в ADSP 21060 и ADSP 21062 не |
|
|
|
подключаются в ADSP 21061. |
|
Входной сигнал 
интерфейса jtag должен быть установлен (т. е. сброшен в ноль) или удержан в этом состоянии после включения питания для правильной работы adsp 2106х. не оставляйте этот вывод неподключенным!
Дополнительные замечания:
♦В однопроцессорной системе ADSP 2106x владеет внешней шиной в течение сброса и не выполняет арбитраж шины для получения управления над ней.
♦Функционирование сигналов 
и 
изменяется, когда хост процессор
выставляет сигнал 
. Подробнее см. в разделах «Синхронные передачи» и «Асинхронные передачи» в главе Хост интерфейс.
♦Стробы 
и 
не должны сбрасываться (переход из низкого уровня в высокий) тогда, когда сигналы АСК или REDY сбрасываются (низкий уровень). Если это случится, то ADSP 2106x «зависнет». Исключением является цикл перехода шины хост процессору (HTC – Host Transition Cycle).
397
11 Проектирование системы
♦В многопроцессорных системах АСК является входным сигналом для ведущего ADSP 2106x, и его уровень не будет изменяться, когда им не управляют, так как ведущий имеет фиксатор на этом выводе. При сбросе сигнал на выводе АСК устанавливается (высокий уровень) с помощью «подтягивающего» к питанию 2 кОм резистора ведущего ADSP 2106x и удерживается в таком состоянии внутренним фиксатором. Поэтому нет необходимости использовать внешний «подтягивающий» к питанию резистор на выводе АСК при выполнении начальной загрузки или в любое другое время.
♦Гарантируется, что в многопроцессорных системах сигнал PAGE будет выставлен для первого правильного обращения после запроса управления шиной. Сигнал PAGE не будет обновляться или выставляться при обращениях к пространству памяти многопроцессорной системы или пространству внешней памяти к любому другому банку, кроме Банка 0.
♦Вход 
блокируется во время любого обращения, при котором выставлен сигнал PAGE. Это предотвращает возможность перехода ADSP 2106x в режим ведомого в тот момент, когда контроллер DRAM обслуживает
изменение страницы.
На рис. 11а показано как слова данных различных размеров передаются через внешний порт.
Рис. 11а. Выравнивание данных при передаче через внешний порт
398
Проектирование системы 11
11.2.2. Состояния выводов при сбросе
В табл. 11.1 указаны состояния выводов ADSP 2106x в течение сброса и сразу после него.
Вывод |
Тип |
Состояние в течение и после сброса |
|
|
|
|
|
Управляются только ведущим ADSP 2106x, иначе находятся в третьем состоянии: |
|||
ADDR31 0 |
I/O/T |
Управляется |
|
|
O/T |
Сброшен (высокий уровень) |
|
|
I/O/T |
Сброшен (высокий уровень) |
|
|
I/O/T |
Сброшен (высокий уровень) |
|
PAGE |
O/T |
Сброшен (низкий уровень) |
|
ADRCLK |
O/T |
Управляется сигналом тактовой синхронизации (устраняет сдвиг |
|
|
|
|
между ведущими) |
|
I/O/T |
Сброшен (высокий уровень) |
|
ACK |
I/O/S |
Устанавливается в 1 ведущим процессором с помощью |
|
|
|
|
внутреннего «подтягивающего» к питанию резистора номиналом 2 кОм |
|
I/O/ST |
Сброшен (высокий уровень) |
|
|
O/T |
Сброшен (высокий уровень) |
|
|
O/T |
Сброшен (высокий уровень) |
|
|
I/O |
– установлен (низкий уровень), если процессор является |
|
|
|
|
ведущим, иначе сброшен (высокий уровень) |
Независимы от режима ведущего: |
|||
DATA47 0 |
I/O/T |
Третье состояние |
|
|
I/S |
Вход; переводит внешние шины адреса и данных, линии выбора |
|
|
|
|
памяти и стробы в третье состояние в течение сброса |
|
I/A |
Входы |
|
FLAG3 0 |
I/O/A |
Входы |
|
TIMEXP |
O |
Сброшен (низкий уровень) |
|
|
I/A |
Вход |
|
|
I |
Вход |
|
REDY (o/d) O |
Третье состояние |
||
|
I |
Вход |
|
|
I |
Вход |
|
ID2 0 |
I |
Входы |
|
RPBA |
I/S |
Вход |
|
399
11 Проектирование системы
(o/d) I/O |
Третье состояние |
|
EBOOT |
I |
Вход |
LBOOT |
I |
Вход (должен быть подключен к земле в ADSP 21061) |
|
I/O/T |
Вход |
CLKIN |
I |
Вход |
|
I/A |
Вход |
Последовательные порты и линк порты: |
||
DTx |
O |
Третье состояние (для многоканального режима) |
DRx |
I |
Вход |
TCLKx |
I/O |
Третье состояние |
RCLKx |
I/O |
Третье состояние |
TFSx |
I/O |
Третье состояние |
RFSx |
I/O |
Третье состояние |
LxDAT3 0 |
I/O |
Третье состояние (не подключен в ADSP 21061) |
LxCLK |
I/O |
Третье состояние (не подключен в ADSP 21061) |
LxACK |
I/O |
Третье состояние (не подключен в ADSP 21061) |
Интерфейс JTAG: |
|
|
TCK |
I |
Вход |
TMS |
I/S |
Вход |
TDI |
I/S |
Вход |
TDO |
O |
Третье состояние |
|
I/A |
Вход |
|
O |
Третье состояние |
Таблица 11.1. Состояния выводов ADSp-2106x при сбросе
11.2.3. 
и CLKIN
Входные импульсы тактовой синхронизации поступают в процессор через вход CLKIN. Процессор использует систему фазовой автоподстройки частоты (ФАПЧ) для генерирования своей внутренней частоты тактовой синхронизации. Поскольку для захвата фазы системе ФАПЧ требуется некоторое время, сигнал CLKIN должен быть истинным в течение определенного минимального периода времени, когда процессор находится в состоянии сброса до того, как сигнал
может быть сброшен. Этот период времени определен в Технических характеристиках ADSP 2106x. При включении питания системы сигнал
должен быть выставлен.
400