2. Перелік питань, що виносяться на екзамен.
2.1. Блок 1 (дисципліни „Архітектура комп’ютерів”, „Комп’ютерна схемотехніка”).
Умовні графічні позначення цифрових мікросхем.
Базові елементи інтегральних мікросхем.
Основні характеристики інтегральних мікросхем.
Застосування логічних ІС в реальних схемах.
Мінімізація перемикальних функцій методом діаграм Вейча (карт Карно).
Тригери. Класифікація тригерів.
Асинхронні та синхронні RS-тригери.
Тригери типу JK.
D-тригери.
Загальні відомості про ПЛМ.
Проектування схем на ПЛМ.
Регістри. Загальна характеристика і класифікація регістрів.
Проектування регістрів на елементах пам’яті.
Загальна характеристика дешифраторів.
Багатоступеневі дешифратори. Каскадування дешифраторів.
Загальна характеристика суматорів.
Однорозрядні суматори.
Перетворювачі кодів.
Мікропроцесори і мікропроцесорні комплекти (МПК) ВІС.
Організація магістралей МП-систем. Буферні регістри і шинні формувачі.
Апаратна реалізація послідовного протоколу обміну між МП і периферійними пристроями.
Апаратна реалізація пристрою паралельного введення-виведення інформації.
Загальна характеристика мікросхем пам’яті.
Функціональна організація мікросхем статичних ОЗП.
Організація субмодулів статичної пам’яті.
Проектування блоків динамічних ОЗП.
Мікросхеми РППЗП. Структурна організація і методика програмування.
Канонічні форми подання перемикальної функції.
Мінімізація перемикальної функції. Метод Квайна. Метод діаграм Вейча.
Класифікація і структурна організація однокристальних мікрокомп’ютерів.
2.2. Блок 2 (дисципліни „Комп’ютерна логіка”, „Системне програмне забезпечення”).
Позиційні системи числення. Правила переводу з однієї системи числення до іншої.
Правила переводу дробових чисел з однієї системи числення до іншої.
Правила переводу з однієї системи числення до системи числення з кратною основою.
Арифметичні операції в позиційних системах числення.
Непозиційні системи числення. Система залишкових класів. Правила переводу з десяткової системи числення в СЗК і з СЗК в десяткову систему числення.
Математичні операції в СЗК.
Двійково-десятковий код. Правила переводу.
Закони алгебри логіки.
Булеві функції двох змінних.
Логічні елементи. Умовні графічні позначення.
Мінімізація булевих функцій. Графічні методи.
Поняття сигналу в цифровій техніці.
Синтез комбінаційних схем. Етапи синтезу логічних схем. Синтез комбінаційних схем з
– виходами.Синтез суматорів. Чверть суматор. Напівсуматор. Повний суматор.
Синтез суматорів по модулю.
Синтез шифраторів та дешифраторів.
Синтез мультиплексорів та демультиплексорів
Цифрові компаратори.
Аналіз комбінаційних схем.
Елементарні цифрові автомати. Асинхронні та синхронні RS- тригери; D – тригери та T – тригери.
Асинхронні та синхронні JK- тригери.
Регістри зсуву та пам’яті на D - , JK – тригерах.
Універсальні регістри.
Синхронний лічильник та асинхронні лічильники.
Лічильник з заданим коефіцієнтом ділення.
Лічильник Джонсона. Лічильник Галуа. (Генератор М- послідовності).
Постійні та оперативні запам’ятовуючі пристрої. Синтез комбінаційних схем на ПЗП.
Програмовані логічні матриці.
Синтез цифрових автоматів з пам’яттю. Цифровий автомат Мілі.
Синтез цифрових автоматів з пам’яттю. Цифровий автомат Мура.