- •1. Микропроцессоры. Основные определения, классификация, закономерности развития, области применения, обобщенная структура.
- •2. Арифметико-логическое устройство (алу).
- •3. Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема ускоренного переноса.
- •Последовательный перенос.
- •Параллельный перенос.
- •4. Регистровое алу - базовая структура микропроцессора. Варианты построения регистровых структур. Задача управления и синхронизации.
- •7. Устройство микропрограммного управления. Структура, способы формирования управляющих сигналов, адресация микрокоманд.
- •9. Структурные конфликты и способы их минимизации. Конфликты по данным, остановы конвейера и реализация механизма обходов.
- •10. Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению.
- •11. Классификация систем памяти по скорости обмена с алу. Принципы организации кэш-памяти.
- •3 Способа копирования из озу в кэш:
- •13. Основные режимы функционирования микропроцессорной системы. Выполнение основной программы, вызов подпрограмм.
- •14. Основные режимы функционирования микропроцессорной системы. Обработка прерываний и исключений.
- •15. Системы с циклическим опросом. Блок приоритетных прерываний.
- •16. Обмен информацией между элементами в микропроцессорных системах. Режим прямого доступа к памяти. Арбитр магистрали.
- •17. Синхронный и асинхронный обмен информацией микропроцессора с внешними устройствами. Временные диаграммы и базовые микропрограммы обмена информацией.
- •18. Классификация архитектур современных микропроцессоров. Архитектуры с полным и сокращенным набором команд, суперскалярная архитектура.
- •19. Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана) и гарвардская архитектуры.
- •20. Структура современных 8-разрядных микроконтроллеров с risc-архитектурой.
- •21. Процессоры цифровой обработки сигналов: принципы организации, обобщенная структура.
- •22. Структура процессов общего назначения на примере процессоров Intel p6.
- •23. Классификация архитектур параллельных вычислительных систем. Системы с разделяемой общей памятью.
- •24. Классификация архитектур параллельных вычислительных систем. Системы с распределенной памятью.
- •25. Обобщенная архитектура параллельных вычислительных систем. Системы с программируемой структурой.
- •26. Векторные и конвейерные вычислительные системы
- •27. Матричные вычислительные системы.
- •28. Машины, управляемые потоком данных. Принципы действия и особенности их построения. Графический метод представления программ.
- •29. Систолические вычислительные системы.
- •30. Кластерные вычислительные системы.
16. Обмен информацией между элементами в микропроцессорных системах. Режим прямого доступа к памяти. Арбитр магистрали.
1 ый вариант обмена: обмен МП с внешним устройством по инициативе микропроцессора
Такой способ обмена применяется там, где нет высоких требований к динамике и малый объем данных, подлежащих обмену. По мере необходимости процесс посылает запрос к внешнему устройству и ждет появления сигнала, подтверждающего готовность внешнего устройства к обмену, после чего происходит обмен.
Недостаток: надо ждать из-за циклов ожидания ВУ, достоинство: простота реализации.
2ой вариант обмена: обмен МП с внешним устройством по инициативе внешнего устройства.
П о мере готовности данных внешнее устройство выставляет запрос на прерывание. Процессор сохраняет свое текущее состояние и переходит к выполнению программы обмена. Выставляет сигнал подтверждения и производится обмен.
3ий вариант обмена: обмен информации между внешними устройствами по инициативе внешних устройств.
В этом случае активное внешнее устройство (устройство, способное разворачивать временную диаграмму обмена) выставляет запрос на захват магистрали. Процессор дает подтверждение захвата и переводит все свои выводы в 3-тье состояние, после чего активное внешне устройство разворачивает всю временную диаграмму обмена и по завершению освобождает магистраль.
Прямой доступ к памяти. (DMA – direct memory access)
Режим прямого доступа к памяти используется, когда необходимо произвести пересылку большого объема данных между ОЗУ и внешним устройством. Реализация такой пересылки с помощью программы обмена требует выполнения множества команд передачи байт или слова. Соответственно требуется память для хранения программы, и ее выполнение занимает относительно много времени. В большинстве современных процессоров такие пересылки осуществляются с помощью контролера ПДП. Например, если внешнему устройству требуется передать массив данных в ОЗУ, оно оставляет запрос на прямой доступ к памяти, контролер ПДП обрабатывает его и выполняет обмен информации. Перед использованием контролера ПДП его необходимо запрограммировать. Необходимо сообщить адрес источника информации, адрес получателя и количество передаваемой информации.
Арбитр магистрали (AM).
В каждый момент времени на магистрали допускается в наличии только одно активное устройство. В простейших системах этим устройством является МП. В более сложных системах с множеством активных систем, магистраль распределяется между ними в соответствии с приоритетными соглашениями. Эту задачу решает арбитр магистрали.
Временная диаграмма:
В момент времени to внешнее устройство выставляет запрос на заполнение магистрали.
t1-t0 – время реакции арбитра магистрали на запрос
t1-t2 – время реакции внешнего устройства на сигнал разрешения.
С момента времени t2 внешнее устройство выставляет сигнал АСК, сообщая арбитру о получении сигнала ПДП и готовности к обмену. С этого момента внешнее устройство анализирует сигнал занятости шины BBSY. t3-t4 – время реакции внешнего устройства на смену состояния сигнала BBSY.
В момент времени t4 внешнее устройство снимает сигнал АСК и устанавливает сигнал BBSY. Начинается обмен информации, который заканчивается в момент времени t5.