
- •1. Микропроцессоры. Основные определения, классификация, закономерности развития, области применения, обобщенная структура.
- •2. Арифметико-логическое устройство (алу).
- •3. Организация цепей переноса в пределах секции алу. Наращивание разрядности, схема ускоренного переноса.
- •Последовательный перенос.
- •Параллельный перенос.
- •4. Регистровое алу - базовая структура микропроцессора. Варианты построения регистровых структур. Задача управления и синхронизации.
- •7. Устройство микропрограммного управления. Структура, способы формирования управляющих сигналов, адресация микрокоманд.
- •9. Структурные конфликты и способы их минимизации. Конфликты по данным, остановы конвейера и реализация механизма обходов.
- •10. Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению.
- •11. Классификация систем памяти по скорости обмена с алу. Принципы организации кэш-памяти.
- •3 Способа копирования из озу в кэш:
- •13. Основные режимы функционирования микропроцессорной системы. Выполнение основной программы, вызов подпрограмм.
- •14. Основные режимы функционирования микропроцессорной системы. Обработка прерываний и исключений.
- •15. Системы с циклическим опросом. Блок приоритетных прерываний.
- •16. Обмен информацией между элементами в микропроцессорных системах. Режим прямого доступа к памяти. Арбитр магистрали.
- •17. Синхронный и асинхронный обмен информацией микропроцессора с внешними устройствами. Временные диаграммы и базовые микропрограммы обмена информацией.
- •18. Классификация архитектур современных микропроцессоров. Архитектуры с полным и сокращенным набором команд, суперскалярная архитектура.
- •19. Классификация архитектур современных микропроцессоров. Принстонская (Фон-Неймана) и гарвардская архитектуры.
- •20. Структура современных 8-разрядных микроконтроллеров с risc-архитектурой.
- •21. Процессоры цифровой обработки сигналов: принципы организации, обобщенная структура.
- •22. Структура процессов общего назначения на примере процессоров Intel p6.
- •23. Классификация архитектур параллельных вычислительных систем. Системы с разделяемой общей памятью.
- •24. Классификация архитектур параллельных вычислительных систем. Системы с распределенной памятью.
- •25. Обобщенная архитектура параллельных вычислительных систем. Системы с программируемой структурой.
- •26. Векторные и конвейерные вычислительные системы
- •27. Матричные вычислительные системы.
- •28. Машины, управляемые потоком данных. Принципы действия и особенности их построения. Графический метод представления программ.
- •29. Систолические вычислительные системы.
- •30. Кластерные вычислительные системы.
11. Классификация систем памяти по скорости обмена с алу. Принципы организации кэш-памяти.
СОЗУ представляет собой совокупность регистров общего назначения (За счет того что мы не обращаемся к общей шине и работаем на частоте процессора мы имеем макс скорость обращения к АЛУ и СОЗУ)
Внутренняя кэш память – представляет собой статическое ОЗУ относительно небольшого объема, но на порядок большего, чем СОЗУ. Работает, как правило, на частоте процессора. Бывает общий кэш данных и команд и бывает раздельный
Внешняя кэш память – так же как и внутренняя является статической ОЗУ, но куда большего объема, чем внутренняя кэш память и работает на частоте шины (больше объем и меньше скорость)
ОЗУ бывает динамической и статической. Имеет большой объем. И работает, как правило, на частоте шины.
ПЗУ используется для хранения констант и программ загрузки.
ВЗУ реализуется внешними накопителями. Со сменными или постоянными носителями памяти.
Принцип построения кэш-памяти.
Поскольку обмен с внешним ОЗУ происходит на частоте шины или даже на более меньшей частоте, то при выполнении процессором программы, где обрабатываются большие массивы данных находящиеся в ОЗУ – может возникнуть ситуация что время обмена с ОЗУ займет большую часть времени выполнения всего алгоритма программы. Эту проблему решают введением в структуру системы буферной памяти малого объема и работающую на тактовой частоте процессора. Эта буферная память или кэш память, реализуется на основе ОЗУ статического типа. В основу ее работы легли 2 принципа – принцип временной локальности и принцип пространственной локальности.
Принцип временной локальности заключается в том, что при считывании данных из памяти существует высокая вероятность того что программа снова обратится к этим данным в течении некоторого небольшого интервала времени.
Принцип пространственной локальности основывается на том, что есть высокая вероятность того что программа обратиться к нескольким последовательно расположенным ячейкам памяти.
Исходя из принципа временной локальности информация в кэш хранится на протяжении небольших интервалов времени, а принцип пространственной локальности говорит о том, что в кэш памяти целесообразно размещать несколько соседних ячеек (то есть блоками лучше хранить) Есть статистика что линейные участки микрокоманд не превышают 3-5 команд (без условного перехода) Соответственно нет смысла хранить в кэше данные по объему превышающие данные необходимые для выполнения 3-5ти команд. Как правило, блоки информации в кэше состоят из 2-4 слов. При обращении процессора к памяти сначала проверяется наличие необходимых данных в кэш памяти, если их нет, то эти данные переписываются из ОЗУ в кэш.
3 Способа копирования из озу в кэш:
1. кэш память с прямым отображением
2. полностью ассоциативная кэш память
3. множественная ассоциативная кэш память
С прямым отображением
В данном случае адресное пространство определяется 32мя разрядами, то есть 4 Гб памяти ОЗУ. То есть емкость ОЗУ мы разбиваем на 64К равных частей, по 64 Кбайта. Блок данных размером 4 байт записывается в одну 32ух разрядную строку кэш памяти. Кеш памяти отводится по одной строке под каждый из этих блоков. Сама кэш память состоит из 2ух частей: память данных и память признаков. В памяти признаков хранятся старшие 16 разрядов. При считывании процессором данных из памяти происходит обращение кэш памяти и сравнение старших 16 разрядов с признаком, если эти величины совпадают, то в кэш памяти находятся необходимые данные. Если нет, то происходит перезагрузка кэш памяти. Достоинством такого типа кэш памяти является высокое быстродействие. Поскольку выполняется всего одного сравнение признака со старшим разрядом памяти. Недостаток - одна строка под один блок - мы не можем записать в строку любой блок.
Полностью ассоциативная
В данном случае данные из любого блока ОЗУ могут быть помещены в любую строку кэш памяти. Если кэш-память не заполнена, то информация записывается в любую строку. Если память заполнена, то записывается в ту, к которой было меньшее количество обращений. Недостаток – увеличивается время обработки запросов из-за необходимости многократного сравнения 30-ти разрядных адресов и признаков.
Множественно ассоциативная
Каждому блоку информации ставится группа строк => различают 2, 4, … множественную ассоциативную кэш-память. Строки этой кэш памяти объединяются в группы по 2, 4 и более строк, соответственно различают 2ух, 4ех и более кодовая ассоциативная кэш память.
В каждой такой группе признак строки сравнивается со старшей частью адреса ОЗУ.
При использовании кэш может нарушаться целостность данных, то есть содержимое кэш памяти не будет соответствовать содержимому ОЗУ. Существует несколько способов решения этой проблемы. Есть 2 основных способа – способ сквозной записи и способ обратной записи.
1)Способ сквозной записи заключается в том, что данные одновременно записываются и в кэш, и в ОЗУ.
2) Способ обратной записи – данные в ОЗУ записываются только, если содержимое кэш памяти изменилось. Для реализации этого способа для каждой строки добавляем 1 бит: признак изменения строки.
12. Типовые структуры и принципы функционирования микропроцессорных систем.
1. Магистральная
В
се
элементы объединены одной общей
магистралью.
В одном случае обмен данными между микропроцессором и другими осуществляется с помощью единого ресурса – магистрали.
ПА – периферийный адаптер – устройство позволяющее подключить к магистралям блок не приспособленный к непосредственной работе с магистралью.
2. Магистрально-каскадная
КШ – контроллер шины расширяет адресное пространство и позволяет подключить дополнительные устройства к системе.
3.Магистрально радиальная
Структура магистрали: магистраль состоит из нескольких шин – шина данных Data bus (DB), шины адреса (AB) и шины управления (CB).
В некоторых системах для сокращения числа физических линий используют совмещенную шину адрес-данные.
Для сокращения количества физических линий может применяться объединенная шина адрес-данные. В этом случае по этой шине передается последовательно адрес и данные, а разделение фазы адреса и фазы данных производиться сигналом ALE (Adress latch enable).
AD (Address Data)
Большинство систем имеют магистрально-модульную структуру:
КПДП – контроллер прямого доступа к памяти;
КП – контроллер прерываний;
КВВ – контроллер ввода – вывода;
ПА – периферийный адаптер;