11. Основные операции на шине.
При функционировании системы на шине выполняются следующие операции:
Чтение слова из памяти
Запись слова в память
Обработка запроса прерывания
Обработка запроса захвата шины.
Реакцией процессора на HLD является только выдача сигнала HLDA и отключение от шины.
11.1 Чтение слова из зу и запись слова в зу .
В начале первого такта Т1 выдается 32-х разрядный адрес, который по сигналу ALE фиксируется в регистре. В начале второго такта Т2 выдается сигнал RD по которому начинается процесс чтения из памяти. Если память медленная, то выдается сигнал READY, который заставляет процессор вставлять холостые такты TW. В последнем такте Tw снимается сигнал READY, и процессор запоминает данные с шины данных в течение такта Т3. В конце этого такта снимается сигнал RD и цикл обмена завершается. Временная диаграмма операции представлена на рисунке 7.
Запись слова осуществляется аналогичным образом. В начале первого такта выдается адрес, который по сигналу ALE фиксируется регистре. В начале второго такта Т2 выдается слово на шину данных и сигнал записи WR. Если устройство медленное, то оно выдает сигнал READY, который обеспечивает добавление тактов задержки TW. В последнем такте Tw снимается сигнал READY. В конце такта Т3 снимается сигнал записи WR и запись прекращается. Временная диаграмма операции представлена на рисунке 7.
Рис. 7
11.2 Обработка прерывания.
Процессор имеет встроенный контроллер приоритетного прерывания. При прерывании устройство выставляет сигнал INT на шину. Процессор заканчивает текущую операцию и выставляет сигнал INTA, сигнализирующий о том, что прерывание принято и далее начинается обработка прерывания (обычно она связана с передачей или приемом данных от устройства, вызвавшего прерывание). Циклы, входящие в обработку прерывания выполняются обычным способом.
Временная диаграмма операции представлена на рисунке 8.
Рис. 8
11.3 Обработка захвата шины.
Если устройство хочет захватить шину, то оно выставляет сигнал HLD. Процессор заканчивает текущий цикл обмена (период Т1) и передает управление устройству потребовавшему шину. Устройство начинает обмен, с любым другим устройством (или с памятью) причем оно является ведущим и соответственно само выставляет все необходимые сигналы (период Т2).
12. Алгоритмы выполнения отдельных операций
12.1. Выборка команды
X1
RA
PC
ОП
RD
IR
Y4 Y3 Y1 Y2
Рис. 11
На рис. 11 приведён фрагмент структуры процессора, относящийся к выборке команды, а на рис.12 – соответствующая ей микропрограмма.
У
разрабатываемого процессора разрядность
команды и разрядность ячейки памяти, в
которой она хранится, совпадают, поэтому
при выборке требуется только одно
обращение к памяти команд.
Рис.12
