6 Ао уПi квв ло бп бпв Ост Нет Да Нет Да Рис. 7. Обобщённый алгоритм функционирования

Обобщённая схема алгоритма функционирования процессора показана на рисунке 7.

В блоке МП ВК происходит выбор очередной команды и подготовка следующей. В соответствии с последовательностью управляющих сигналов {У}, выра­батываемых УУ центрального устройства управления, содержимое IPпередается на РА ОП и, после выполнения операции “Чтение”, содержимое РД, на котором находился очередная команда, передается на РК. Одновременно содержимоеIPувеличивается на единицу, чем обеспечивается подготовка следующей команды.

В блоке МП ОА происходит обработка адресной части команды. По этой команде в УУ центрального устройства управления производится анализ полей признака адресации (ПА1, ПА2, ПА3) РК и, в случае относительной адресации, формируются исполни­тельные адреса в соответствии с разделом 4.3.

После этого блока происходит проверка признака выполнения:

• арифметической операции (АО),

• логической операции (ЛО),

• операции безусловного перехода (БП),

• операции условного перехода (УП),

• безусловного перехода с возвратом (БПВ) (вызов подпрограммы),

• команд ввода – вывода (КВВ),

• команды программного останова (Ост).

В последующих блоках происходит выполнение соответствующей микропрограммы.

В блок-схеме присутствует блок АвОст. Это аварийный останов. Он производится всегда, когда приходит неверный код операции.

В блоке Ост ПУ производится проверка поступления сигнала останова с пульта управления.

В блоке ПР производится проверка прихода сигнала прерывания. Если такой сигнал пришёл, то в блоке МП Пр происходит обработка прерывания.

7. Алгоритмы выполнения отдельных операций

7 Оп команд y1 y2 x1 y4 ram d fl a rd wr rg рд.1. Выборка команды

Н

Y3

Рис. 8

а рис. 8 приведён фрагмент структуры процессора, относящийся к выборке команды, а на рис. 9 – соответствующая ей микропрограмма.

У

Рис. 9

разрабатываемого процессора разрядность команды и разрядность ячейки памяти в которой она хранится совпадают. Исходными данными является адрес размещения команды в памяти ЭВМ, который хранится в счётчике адреса командIP. Содержимое IP передаётся в регистр адреса РА оперативной памяти, осуществляется чтение из оперативной памяти команд хранящейся в ней информации в регистр даных РД. После чтения из ОП, требуемая команда будет находиться в регистре РД. Далее осуществляется передача содержимого РД на РК.

7.2. Обработка адресной части команды

Рис. 10

РК

A

RG

ИР

ПА

Дш

0

1

2

3

DC

1

2

R60

X0

RG

R63

X3

RG

SE0

SE7

K

MUX

D0

.

.

D7

D8

E

E

СмИ

SM

D

РА

RG

D

E

Y8

Y7

Y5

Y6

X2

A_исп

Если не используется прямая или непосредственная адресация, то необходимо вычислить исполнительный адрес при помощи относительной адресации. Для реализации относительной адресации в процессоре предусмотрено 4 индексных регистраR60 – R63.

На сумматоре производится сложение адресной части РК с индексом, находящимя в одном из индексных регистров R60 – R63. Для определения номера индексного регистра, в команде отведены поля ИР1, ИР2, ИР3. После этого исполнительный адрес заносится в РА. Структурная схема и микропрограмма приведены на рис. 10 и рис. 11.