4.3. Мікросхеми ram для технологічних контролерів

Як правило, при розробці універсальних технологічних контролерів відомі їх приблизні області застосування, відповідно відомий приблизний рівень складності програмного забезпечення і об'єми оброблюваних і накопичуваних даних. Якщо контролери призначені для обробки і зберігання великих об'ємів даних, природно, виникає необхідність у використанні додаткових мікросхем оперативної пам'яті. До мікросхем пам'яті при цьому пред'являються вимоги відповідної швидкодії, достатнього об'єму, енергоспоживання і мінімальності площі на печатній платі. Крім того, враховується та обставина, що адресний простір контролерів обмежений і частина його відводиться для роботи периферійних пристроїв (зокрема мікросхем RTC з вбудованою незалежною пам'яттю). Враховуючи ці обставини, для більшості завдань вважається достатнім використання мікросхем оперативної пам'яті з об'ємом 32К (тобто половини адресного простору).

Мікросхеми пам'яті випускаються багатьма фірмами. Їх параметри і схеми включення добре відомі, тому наведення їх даних в рамках практичних занять недоцільно. Відзначимо, що найменшу площу на печатній платі займають мікросхеми у вузьких корпусах. Однією з таких мікросхем RAM є мікросхема IS61C256A-15N фірми ISSI. Вона випускається у вузькому корпусі DIP28, повністю статична, живлення мікросхеми — 5 В, вона має мале динамічне енергоспоживання (400 мВт), невеликий час циклу читання/запису (10, 12, 15, 20 і 25 нс — який позначається після типу мікросхеми), в режимі простою споживання мінімізується і складає при роботі спільно з TTL входами 55 мВт і з CMOS входами — 250 мкВт. Розглянемо дві підсистеми пам'яті технологічних мікроконтролерів.

На рис. 4.8 показані схемні зображення мікросхем RTC першої групи. На рис. 4.9 показана підсистема пам'яті, що дозволяє встановлювати всі ці мікросхеми і їх аналоги на одну панельку з реалізацією практично всіх основних функцій.

Рис. 4.8 – Схемні зображення мікросхем RTC першої групи

Рис. 4.9 – Підсистема пам'яті на мікросхемах RTC першої групи

На рис. 4.10 показані схемні зображення мікросхем RTC другої групи. На рис. 4.11 зображена підсистема пам'яті, що включає мікросхему RAM і панельку для мікросхем RTC з внутрішньою незалежною RAM.

Зображена на рис. 4.11 підсистема пам'яті містить шинний формувач даних D1 (74НС245), регістр молодшого байта адреси D2 (74НС573), мікросхему RTC другої групи D3 і мікросхему оперативної пам'яті D4 (61С256). Функціональні призначення сигналів приведені над лініями сигналів, а перед лініями сигналів показані назви бітів портів мікроконтролера Ат89с51/52.

Рис. 4.10 – Схемні зображення мікросхем RTC другої групи

Модифікатори (перемички) JP1—JP10 призначені для настройки панельки під конкретну мікросхему RTC другої групи або мікросхему ROM, (Flash). Адреса мікросхеми оперативної пам'яті 32К D4 розташована в молодшій половині адресного простору мікроконтролера. Сигнал вибірки кристала мікросхем D3 (RTC або ROM), що надходить від системного дешифратора адреси (на схемі не наведений), розташовує її, або підсистему пристроїв введення/виводу в старшій половині адресного простору. До виводу 23 панельки через встановлену перемичку JP1 може подаватися або сигнал з лінії адреси ADR11 (DS1744, DS1644, DS1643, DS1743, DS1543, DS1553), або при знятій перемичці JP1 і встановленою JP7 з цього виводу може зніматися сигнал з виходу програмованого генератора меандру SQW (DS1286).

Рис. 4.11 – Підсистема пам'яті на мікросхемах RTC другої групи

Перемички JP2—JP6 дозволяють відключати відповідні лінії адреси або міняти місцями лінії ADR14 і WR/ при установці на панельку мікросхем ROM (Flash). Перемички JP8, JP9 дозволяють знімати сигнали переривань при використанні мікросхем DS1543, DS1553, DS1286. Перемичка JP10 необхідна для подачі додаткового сигналу вибірки при використанні мікросхем DS1643, DS1743. Таким чином, наведена схема дозволяє встановлювати на панельку цілий ряд мікросхем RTC з різними функціональними можливостями і об'ємом вбудованої незалежної пам'яті, що значно підвищує гнучкість технологічних контролерів.