- •Раздел 3 Проектирование логической схемы по заданной логической функции.
- •1.Проектирование логической схемы по заданной логической функции ………..5
- •Правила выполнения логических операций (таблицы истинности):
- •Задание
- •1. Переводим десятичные значения входных и выходных сигналов в двоичные и записываем их в таблицу 2:
- •Заключение.
- •Список использованных источников
МИНИСТЕРСТВО СЕЛЬСКОГО ХОЗЯЙСТВА И ПРОДОВОЛЬСТВИЯ РЕСПУБЛИКИ БЕЛАРУСЬ
Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ АГРАРНЫЙ
ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра автоматизированных
систем управления производством
КУРСОВАЯ РАБОТА
по дисциплине «Электроника и основы микропроцессорной техники»
Раздел 3 Проектирование логической схемы по заданной логической функции.
Вариант 89
выполнил:
студент гр.6а, Чарыев Г. А.
проверил:
к.т.н., доцент Матвеенко И.П.
Минск – 2011
Содержание
Введение ………………………………………………………………………………3
1.Проектирование логической схемы по заданной логической функции ………..5
Заключение ……………………………………………………………………….…...9
Список использованных источников ………………………………………………10
Введение.
Логические элементы (ЛЭ) составляют основу вычислительной техники, цифровых измерительных приборов и устройств автоматики. Логические элементы выполняют простейшие логические операции над цифровой информацией. Цифровую информацию обычно представляют в двоичной форме, в которой сигналы принимают только 2 значения: «0» и «1», соответствующие двум состояниям ключа.
Логические преобразования двоичных сигналов включают следующие элементарные операции:
1) Логическое сложение (дизъюнкцию) или операцию «ИЛИ» (>);
2) Логическое умножение (конъюнкцию) или операцию «И» (<);
3) Логическое отрицание (инверсию) или операцию «НЕ»;
4) Запрет.
Логические элементы, реализующие эти операции, называются элементами ИЛИ, элементами И и элементами НЕ и условно обозначаются (рис1):
Р ис. 1. Условное обозначение простых и составных логические элементы
Правила выполнения логических операций (таблицы истинности):
ИЛИ |
И |
НЕ |
ИЛИ-НЕ |
И-НЕ |
Исключающие ИЛИ |
|||||||||||||||||
Х1 |
Х2 |
F |
X1 |
X2 |
F |
X1 |
X2 |
F |
X1 |
X2 |
F |
X1 |
X2 |
F |
X1 |
X2 |
F |
|||||
0 |
0 |
0 |
0 |
0 |
0 |
=1 =0
|
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|||||||
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
||||||||
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
||||||||
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
||||||||
|
В элементах ИЛИ выходной сигнал F=1, если хотя бы на один из n входов подан сигнал «1». В элементах И F=1, если одновременно на все n входов подан сигнал «1». В элементах НЕ происходит инвертирование входного сигнала. Элемент ЗАПРЕТ имеет 2 входа: разрешающий Х1 и запрещающий Х2 . Выходной сигнал повторяет сигнал на разрешающем входе Х1 , если Х2 =0. При Х2=1 на выходе возникает сигнал «0» независимо от Х1.