11. Системні ресурси: простір введення виведення

У PC будь-який пристрій (контроллери, встановлені на картах розширення чи на материнській платі) за винятком оперативної пам'яті розглядається центральним процесором як периферійне.

Обмін даними між CPU і периферійними пристроями здійснюється через так звані порти введення/виведення. Конструктивно порт введення/виведення - цей буферний пристрій або регістр контроллера, процесора обробки сигналів і т. п., які безпосередньо підключені до шини введення/виведення PC.

Для управління обміном даними між апаратними компонентами комп'ютера кожному порту введення/виведення привласнюється свій унікальний шістнадцятиричний номер (адреса порту), наприклад 2f8h, 370h.

IBM- сумісних PC можна адресувати (використати) 65 536 (216) портів введення/виведення (хоча більшість з них, як правило, не використовується). Причому адресний простір портів введення/виведення не співпадає з адресним простором пам'яті, що дає можливість мати повний об'єм пам'яті і повний набір портів введення/виведення. Стандартний діапазон адрес портів введення/виведення для IBM РС-совместимых комп'ютерів складає 0 - 3ffh включно, хоча реально можна використати адреси FFFFh (наприклад, порти процесора WT- синтезу звукової карти мають адреси в діапазоні 620h - E23h). Сюди входять порти контроллерів клавіатури, жорстких і гнучких дисків, відеоадаптерів EGA/VGA, звукових карт, послідовних і паралельних інтерфейсів, ігрових портів і будь-якого іншого периферійного устаткування.

Базова адреса порту введення/виведення привласнюється кожному периферійному пристрою і відповідає молодшій адресі з групи портів (зазвичай адресі порту регістра даних). Адресація інших портів периферійного пристрою здійснюється шляхом завдання зміщення (ціле число) відносно базової адреси. Наприклад, для адресації порту регістра стану контроллера паралельного інтерфейсу необхідно значення базової адреси порту LPT збільшити на одиницю.

12. Системні ресурси: канали прямого доступу до пам’яті

Передачу даних в режимі прямого доступу до пам'яті (Direct Memory Access, DМА) потрібно при обміні даними між оперативною пам'яттю і високошвидкісними пристроями. У режимі прямого доступу периферійний пристрій пов'язаний з оперативною пам'яттю безпосередньо через канали прямого доступу (канали DMA), а не через внутрішні регістри мікропроцесора. Найбільш ефективним такий режим обміну даними буває в ситуаціях, коли потрібно високу швидкість для передачі великого об'єму інформації (наприклад, при завантаженні даних в пам'ять з компакт-диска).

Для ініціалізації процесу прямого доступу на системній шині використовуються відповідні сигнали. Так, пристрій, що вимагає прямий доступ до пам'яті, по одному з вільних каналів DMA звертається до контроллера повідомляючи йому шлях (адреса), звідки або куди переслати дані, початкову адресу блоку даних і об'єм даних .

Для організації прямого доступу в пам'ять в комп'ютерах IBM PC/XT використовувалася одна 4-канальна мікросхема DМА i8237, канал 0 якій

призначений для регенерації динамічній пам'яті. Канали 2 і 3 служать

для управління високошвидкісною передачею даних між дисководами

гнучких дисків, вінчестером і оперативною пам'яттю відповідно. Доступним є тільки канал DMA 1. IBM РС/АТ-сумісні комп'ютери мають вже 7 каналів прямого доступу до пам'яті.

Розвиток мікропроцесорів

Перша мікросхема успішно запрацювала 12 вересня 1958 року в компанії Texas Instruments. Компания Intel представила процессор 286 в 1982 году. Этот процессор впервые использовался в производительной системе IBM PCHAT, на базе которой были созданы все современные ПК. В 1985 году был выпущен процессор Intel 386. Следующим в 1989 году был представлен процессор Intel 486. Он содержал 1,2 млн. транзисторов и был первым процессором со встроенным математическим сопроцессором. Затем, в 1993 году, компания Intel представила первое семейство процессоров P5 (586), получившее название Pentium. Пересмотрев архитектуру P6 (686/Pentium Pro), в мае 1997 года компания Intel выпустила процессор Pentium II. В 1998 году компания Intel впервые интегрировала кэш память L2 непосредственно в кристалл процессора, что позволило кардинально увеличить производительность. В 1999 году компания AMD представила процессор Athlon, что позволило ей конкурировать с Intel на рынке производительных ПК.

В 2002 году Intel выпустила Pentium 4 с частотой 3,06 ГГц — первый процессор, преодоH левший рубеж в 3 ГГц. В 2003 году AMD выпустила первый 64Hразрядный процессор для ПК - Athlon 64. В 2005 году компании Intel и AMD выпустили свои первые двухъядерные процессоры.

Мікропроцесори: Види архітектур. Класифікація мікропроцесорів

Поняття архітектури мікропроцесора включає в себе систему команд і способи адресації, можливість суміщення виконання команд у часі, наявність додаткових пристроїв у складі мікропроцесора, принципи і режими його роботи. За принципом виконання команд архітектура МП поділяється на RISC(Reduced Instruction Set Computer) та CISC(Complex Instruction Set Computer). Виділяють поняття мікроархітектури і макроархітектури. Мікроархітектура мікропроцесора - це апаратна організація і логічна структура мікропроцесора, регістри, керуючі схеми, арифметико-логічні пристрої, запам'ятовуючі пристрої і пристрої зв’язуючі їх інформаційні магістралі. Макроархітектура - це система команд, типи оброблюваних даних, режими адресації і принципи роботи мікропроцесора.

У загальному випадку під архітектурою ЕОМ розуміється абстрактне уявлення машини в термінах основних функціональних модулів, мови ЕОМ, структури даних.

Процесори можна класифікувати за двома основними параметрами: розрядності і швидкодії. Швидкодія вимірюється в мегагерцах (МГц); 1 МГц дорівнює мільйону тактів в секунду. Чим вище швидкодія, тим краще (тим швидше працює процесор). Розрядність процесора - параметр складніший. У процесор входять три важливих пристрою, основною характеристикою кожного з яких є розрядність: шина введення і виведення даних, шина адреси пам'яті, внутрішні регістри.

Розрядність МП позначається m / n / k / і включає:

m - розрядність внутрішніх регістрів, визначає приналежність до того чи іншого класу процесорів;

n - розрядність шини даних, визначає швидкість передачі інформації;

k - розрядність шини адреси, визначає розмір адресного простору. Наприклад, МП i8088 характеризується значеннями m / n / k = 16/8/20.

Рознесена, скалярна, суперскалярна, мультискалярна архітектура. RISC-, CISC-архітектура

Багато- або мультипрограмні мікропроцесори одночасно виконують кілька (зазвичай кілька десятків) програм. Є три різновиди МП по типу паралелізму операндів:

- Скалярні МП, де операнди інструкцій є скалярами, тобто один операнд - це одне число.

- Суперскалярні МП - розглядають послідовний код програми, шукають інструкції, які можна виконати паралельно і виконують їх в паралельно працюючих функціональних пристроях.

- Мультискаляні МП - отримують від компілятора програму вже розбиту на безліч пов'язаних один з одним завдань, які МП виконує на паралельних процесорних пристроях, дотримуючись залежності між завданнями.

Архітектура CISC (Complex Instruction Set Computer) - командо-комплексна система управління комп'ютером. Відрізняється підвищеною гнучкістю і розширеними можливостями ПК і характеризується: великим числом різних по довжині і формату команд; використанням різних систем адресації; складної кодуванням команд.

Архітектура RISC (Reduced Instrucktion Set Computer) - командо-однорідна система управління комп'ютером, має свої особливості: використовує систему команд спрощеного типу, всі команди мають однаковий формат з простим кодуванням, звернення до пам'яті здійснюється командами завантаження і запису, інші використовувані команди - команди формату регістр -регістр;

Архітектура 8- розрядно МП (склад програмно-доступних компонентів, Організація доступу до пам'яті) (Приклад МП 8088) має 12 програмно доступних шістнадцяткових регістрів і прапори

Пам'ять організована у вигляді одновимірного масиву байтів з фізичними адресами від 0000016 до FFFFF16. Фізичні, 20-розрядні адреси даних і команд формуються шляхом додавання вмісту регістрів-покажчиків і зміщеного на 4 біта вліво вмісту сегментних регістрів. Т.зв. ефективний адреса даних виходить як сума вмісту регістрів BX або BP, вмісту регістрів SI або DI і зміщення. Потім з ефективного адреси та вмісту сегментного регістра формується фізичну адресу. У формуванні фізичного адреси команди беруть участь IP і CS. Таким чином, адресний простір розбивається на 4 сегмента ємністю 64 К адрес по числу сегментних регістрів. Регістр CS вказує на поточний сегмент коду (програми), звідки вибираються команди. Регістр DS вказує на поточний сегмент даних, в якому містяться змінні. Регістр SS адресує поточний сегмент стека, в якому реалізуються всі стекові операції. Нарешті, регістр ES визначає поточний додатковий сегмент даних.

Шини для підключення пристроїв на системну плату: роз’єми підключення модулів пам’яті та види модулів пам’яті.

Оперативна пам’ять RAM (Random Access Memory) – це набір мікросхем, які призначені для зберігання даних в той час, поки включений комп’ютер. З неї процесор бере дані і програми для обробки, в неї записує отримані результати. За принципом дії є два основних види оперативної пам’яті: динамічна DRAM і статична SRAM. Перевагою DRAM є простота реалізації, і, відповідно, низька вартість. SRAM працює набагато швидше, але складний технологічний процес її виготовлення обумовлює набагато більшу вартість. Мікросхеми DRAM використовуються в якості основної оперативної пам’яті, а SRAM – для кеш-пам’яті.

Оперативна пам’ять розміщується на стандартних панелях. Її модулі вставляються в відповідні роз’єми для підключення на материнській платі. Конструктивно модулі RAM виконуються як дворядні (DIMM – модулі) і однорядні (SIMM – модулі). Комбінувати різні модулі на одній материнській платі можна. Особливістю комп’ютерів з процесорами Pentium є те, що в них однорядні модулі застосовуються тільки парами (на материнській платі завжди парне кількість роз’ємів). DIMM – модулі можна використовувати по одному.

Архітектура 16-розрядно МП (Організація пам'яті, регістрі процесора, адресація введенні - Виведення, переривані, ініціалізація, останов та очікувань процесора, система команд, типи Даних, математичний співпроцесор - призначення, типи Даних) Має 12 програмно доступних шістнадцяткових регістрів і прапори

Пам'ять організована у вигляді одновимірного масиву байтів з фізичними адресами від 0000016 до FFFFF16. Фізичні, 20-розрядні адреси даних і команд формуються шляхом додавання вмісту регістрів-покажчиків і зміщеного на 4 біта вліво вмісту сегментних регістрів. Т.зв. ефективний адреса даних виходить як сума вмісту регістрів BX або BP, вмісту регістрів SI або DI і зміщення. Потім з ефективного адреси та вмісту сегментного регістра формується фізичну адресу. У формуванні фізичного адреси команди беруть участь IP і CS. Таким чином, адресний простір розбивається на 4 сегмента ємністю 64 К адрес по числу сегментних регістрів. Регістр CS вказує на поточний сегмент коду (програми), звідки вибираються команди. Регістр DS вказує на поточний сегмент даних, в якому містяться змінні. Регістр SS адресує поточний сегмент стека, в якому реалізуються всі стекові операції. Нарешті, регістр ES визначає поточний додатковий сегмент даних. Команди передачі даних призначені для пересилань даних між регістрами і пам'яттю. (Mov ax, bx) Арифметичні команди призначені для виконання чотирьох основних видів арифметичних дій над 8- і 16- розрядними операндами (add ax, bx) Логічні команди призначені для виконання чотирьох логічних дій над 8- і 16-бітовимілогіческіміструктурамі (not ax) Команди зсуву призначені для виконання логічних, арифметичних і циклічних зрушень (shl ax, 1) Команди передачі управління включають в себе безумовні переходи, команди звернення до підпрограм і повернення з них, а так само команди управління циклами. (Jmp 110) Команди умовних переходів забезпечують тільки внутрисегментного переходи. Команди управління процесором за винятком ESC є однобайтового і можуть бути розділені на дві групи: команди, що змінюють вміст регістра прапорів, і команди, призначені для роботи з зовнішніми пристроями і не впливають на прапори. Команди обробки рядків символів мають довжину один байт. (Movsw) Математичний співпроцесор (MCP - math coprocessor) - це розширення основної архітектури і безлічі команд основного процесора. Сопроцессор доповнює можливості процесора новими командами для роботи з речовими числами і новими регістрами і реалізований у вигляді окремої ІС. Робота з портами введення / виводу в процесорах x86 можлива як з використанням спеціальних команд (IN, OUT), через окреме адресний простір введення / виводу, так і за схемою з відображенням регістрів пристроїв на звичайне адресний простір. В останньому випадку можливе використання звичайних команд з системи команд процесора. Переривання - призупинення основних обчислень в процесорі, для виконання допоміжних дій, технологічних сервісних процедур - можна розділити на два класи: зовнішні і внутрішні. Кожному переривання призначений четирехбайтний вектор з номером в діапазоні 0h - FFh. Вектори визначають адреси підпрограм обслуговування переривання (ISR, Interrupt Service Routine) і розміщуються в молодшому кілобайті адресного простору пам'яті у вигляді IP: CS (сегмент_ISR: смещеніе_ISR, зміщення записується по молодшому адресою). Типи даних 16-, 32-, 64-бітові цілі числа; 32, 64, 80-бітові дійсні числа і 18-розрядні числа в двійковій-десятковому форматі. Формати чисел з плаваючою точкою відповідають стандартам IEEE 754, 854

Архітектура 32-розрядно МП (Режими роботи процесора, організація пам'яті, регістрі процесора, адресація введенні - Виведення, переривані та віключення процесора, ініціалізація процесора та перемикання у захищений режим, система команд, типи Даних Які підтрімує процесор, режим системного управління SMM, математичний сопроцесор та Розширення MMX).

Має 12 програмно доступних шістнадцяткових регістрів і прапорияких стало на 8 більше.

Процесори IA32 можуть працювати в двох основних режимах: Real Address Mode (реальний режим) і Protected Virtual Address Mode (захищений режим). У реальному режимі IA32 повністю сумісні з 8086, мають аналогічні регістровий файл, адресний простір, механізм сегментації пам'яті. У захищеному режимі з'являються нові можливості: доповнений регістровий файл; нові механізми сегментації і сторінкової адресації; режим віртуального процесора 8086 - Virtual 8086 Mode (V86); додавання до системи команд. Пам'ять організована у вигляді одновимірного масиву байтів з фізичними адресами від 0000016 до FFFFF16. Фізичні, 20-розрядні адреси даних і команд формуються шляхом додавання вмісту регістрів-покажчиків і зміщеного на 4 біта вліво вмісту сегментних регістрів. Т.зв. ефективний адреса даних виходить як сума вмісту регістрів BX або BP, вмісту регістрів SI або DI і зміщення. Потім з ефективного адреси та вмісту сегментного регістра формується фізичну адресу. У формуванні фізичного адреси команди беруть участь IP і CS. Таким чином, адресний простір розбивається на 4 сегмента ємністю 64 К адрес по числу сегментних регістрів. Регістр CS вказує на поточний сегмент коду (програми), звідки вибираються команди. Регістр DS вказує на поточний сегмент даних, в якому містяться змінні. Регістр SS адресує поточний сегмент стека, в якому реалізуються всі стекові операції. Нарешті, регістр ES визначає поточний додатковий сегмент даних. Набір регістрів загального призначення включає всебе регістри 16-розрядних процесорів 8086/8088, однак вони мають розрядність 32 біта. До позначення мрегістров додана приставка E (Extended - розширено-ний): EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP. Можливо звернення до молодших 16 розрядах розширених регістрів по іменах без приставки, наприклад, AX, BX, а також окремо до молодших і старших байтів, наприклад, AL, AH. Регістр стану процесора FLAGS розширено до 32 розрядів і позначається - EFLAGS. Прапори 16-розрядних процесорів з 0 по 11 розряд займають таке ж положення в EFLAGS. Додані нові прапори. Робота з портами введення / виводу в процесорах x86 можлива як з використанням спеціальних команд (IN, OUT), через окреме адресний простір введення / виводу, так і за схемою з відображенням регістрів пристроїв на звичайне адресний простір. В останньому випадку можливе використання звичайних команд з системи команд процесора. Переривання - призупинення основних обчислень в процесорі, для виконання допоміжних дій, технологічних сервісних процедур - можна розділити на два класи: зовнішні і внутрішні. Кожному переривання призначений четирехбайтний вектор з номером в діапазоні 0h - FFh. Вектори визначають адреси підпрограм обслуговування переривання (ISR, Interrupt Service Routine) і розміщуються в молодшому кілобайті адресного простору пам'яті у вигляді IP: CS (сегмент_ISR: смещеніе_ISR, зміщення записується по молодшому адресою). У захищеному режимі використовуються також 32-розрядні регістри управління CR0-CR3, регістри налагодження DR0-DR7 і регістри проверкіTR0-TR7. У захищеному режимі можливі додаткові методи адресації. Команди мають довжину від 1 до 15 байт. І ммогут передувати префіксние байти. Крім префіксів REP і SEG, введені нові префікси: • розміру операнда SIZ (operand SIZe), для перемикання 16- і 32-розрядних операндів; • розміру адреси ADDRSIZ (ADDRess SIZe) - для перемикання 16- і32-розрядних адрес.