Синтез двухступенчатого т - триггера.
Т - триггеры используют в управляющих устройствах, в ЦВМ для генерации последовательных кодов, используемых в дальнейшем после дешифрации, для формирования управляющих сигналов операционных блоков. Следовательно, основным требованием к такому элементу является повышенная надежность, хранение и передача двоичной информации. Это обеспечивается двухступенчатым принципом организации такого элемента.
1. Синхронный Т - триггер на элементах И-НЕ.
Синхронный Т - триггер, построенный по двухступенчатой схеме, представляет собой последовательность RS - триггеров, в котором в качестве информационного сигнала ступени RS1, используются сигналы синхронизации СС, а ступени RS2 – инверсный сигнал синхронизации СС.
Информационный сигнал ступени RS1 - Т преобразовывается в выходные сигналы входной логики ступени RS1 следующим образом:
Запаздывание переключения первой ступени RS1 должно быть согласовано с длительностью сигнала синхронизации и не превосходить последнее по величине, так как состояние первой ступени RS1 переписывается в ступень RS2, работающую на внешнюю нагрузку по окончании действия сигнала синхронизатора. Выходные сигнала логической части RS2 равны :
При фиксированных значениях задержек
в элементах И-НЕ быстродействие счетного
триггера определяется длительностью
сигнала синхронизации, которая в
идеальном случае должна быть не меньше
максимально фиксированного запаздывания
на элементе И-НЕ
.
2. Синтезировать комбинированный RST – триггер, построенный по двухступенчатой схеме на элементах И – НЕ.
Уравнения запрета выглядит следующим образом:
Сформировать входную логику первой ступени комбинированного RST – триггера, взяв за основу двухступенчатый Т – триггер.
Лабораторная работа № 2.3.
Задание:
а) Синтезировать Т–триггер на элементах ИЛИ-НЕ по двухступенчатой схеме и построить временные диаграммы, управляющих сигналов z1, z2, z3, z4 и выходные сигналы триггера как функции от информационного сигнала и сигнала синхронизации с учетом всех действующих обратных связей.
Временные диаграммы:
Вывод:
Запаздывание переключения первой ступени RS1 должно быть согласовано с длительностью сигнала синхронизации и не превосходить последнее по величине, так как состояние первой ступени RS1 переписывается в ступень RS2, работающую на внешнюю нагрузку по окончании действия сигнала синхронизации.
Переключение сигнала на выходе происходит по заднему фронту сигнала СС и при присутствии сигнала Т.
б) Синтезировать комбинированный RST - триггер, построенный по двухступенчатой схеме на элементах или – не и тестировать его работу по каждому из информационных входов R, T, S с учетом выполнения условий: Rn & Sn = 0; Rn & Tn = 0; Sn & Tn = 0 .
Временные диаграммы:
Вывод:
Переключение сигнала на выходе происходит по заднему фронту сигнала СС и при присутствии сигнала Т, или R, или S.