- •Цифровые устройства
- •Введение.
- •1. Основные принципы цифровой электроники.
- •1.1. Аналоговые и цифровые сигналы
- •1.2. Модели и уровни представления цифровых устройств
- •1.3. Входы и выходы цифровых микросхем
- •1.4. Основные обозначения на схемах
- •1.5. Серии цифровых микросхем
- •1.6. Корпуса цифровых микросхем
- •2.1. Системы счисления.
- •2.2 Арифметические операции над двоичными числами.
- •2.3. Машинное представление информации
- •2.3.1 Формы представления чисел.
- •2.3.2. Буквенно-цифровой код
- •2.3.3 Восьмисегментный код
- •3. Логические основы цифровой техники
- •3.1 Основные законы алгебры логики
- •3.2 Формы описания логических функций и их использование для синтеза логических схем
- •3.3. Синтез комбинационных схем с несколькими выходами
- •3.4. Понятие логического базиса
- •4. Логические элементы цифровых устройств
- •4.1 Общие характеристики элементов цифровых устройств
- •4.2. Переходные процессы в логических схемах
- •4.3. Описание основных схемотехнических решений базовых логических элементов.
- •4.3.1. Интегральные схемы ттл и ттлш
- •4.3.2. Интегральные микросхемы на моп-структурах
- •4.3.3. Микросхемы эмиттерно-связанной транзисторной логики
- •4.3.4. Инжекционные интегральные логические схемы (и2л)
- •4.3.5. Схемные особенности логических элементов
- •4.4. Сложные комбинационные цифровые автоматы
- •4.4.1. Сумматор по модулю два
- •4.4.2. Мультиплексоры и демультиплексоры
- •4.4.3. Дешифраторы, дешифраторы-демультиплексоры, шифраторы
- •4.4.4. Преобразователи кодов
- •4.4.5. Сумматоры
- •4.5. Последовательностные схемы цифровых автоматов
- •4.5.1. Асинхронный r-s триггер
- •4.5.2. Синхронный r-s триггер
- •4.5.3. Синхронный d - триггер со статическим управлением
- •4.5.3. Синхронный d - триггер с динамическим управлением
- •4.5.4. Универсальный j-k триггер
- •4.5.6. Регистры
- •4.5.7. Счетчики
- •Полупроводниковые запоминающие устройства
- •5.1. Статические озу
- •5.2. Динамические озу
- •5.3. Однократно программируемые постоянные запоминающие устройства
- •5.4. Перепрограммируемые постоянные запоминающие устройства
- •Специальные элементы цифровых устройств
- •6.1. Автоколебательные генераторы на логических элементах
- •6.2. Формирователи сигналов
- •6.2.1. Укорачивающие формирователи
- •6.2.2. Расширяющие одновибраторы
- •6.2.3. Триггер Шмитта
- •6.2.4. Аналоговый компаратор
- •Преобразователи сигналов
- •7.1. Цифроаналоговые преобразователи
- •7.1.1. Цап с матрицей r-2r
- •7.1.2. Цап с матрицей звездообразного типа
- •7.2. Аналого-цифровые преобразователи
- •Ацп двойного интегрирования (интегрирующий ацп).
- •Сигма-дельта ацп.
- •Преобразователи напряжение-частота
- •8. Элементы цифровой индикации
- •Малогабаритные лампочки накаливания
- •Светодиодные индикаторы.
- •Жидкокристаллические индикаторы
- •Дисплеи на основе органических пленок (oled)
- •Динамическая индикация
- •Микропроцессоры Введение
- •1. Классификация микропроцессоров
- •2. Архитектура микроконтроллера
- •2.1 Основные характеристики микроконтроллера
- •2.2. Архитектура микроконтроллеров
- •2.2.1. Архитектура микроконтроллеров mcs-51
- •Альтернативные функции порта p3
- •2.2.2. Архитектура avr микроконтроллеров
- •3. Программирование микроконтроллеров
- •3.1 Языки программирования для микроконтроллеров
- •3.2. Виды компиляторов
- •3.3.1 Форматы и способы адресации данных
- •3.3.2. Форматы и способы адресации команд
- •3.3.3. Команды пересылки информации
- •3.3.4. Команды поразрядной обработки информации
- •3.3.5. Команды арифметических операций
- •3.3.6. Управляющие команды
- •3.3.7. Порядок выполнения прерываний в микроконтроллерах семейства mcs51.
- •3.3.8. Применение подпрограмм при программировании.
- •3.3.9. Директивы ассемблера для микроконтроллеров семейства mcs-51
- •3.3.10. Применение комментариев
- •3.3.11. Многофайловые программы.
- •3.3.12. Отладка программ.
- •3.3.13. Способы отладки программ.
- •Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы
- •4.1. Программируемые логические матрицы и программируема матричная логика
- •4.3. Базовые матричные кристаллы
- •4.4. Бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры)
- •Список использованной литературы
3.3.7. Порядок выполнения прерываний в микроконтроллерах семейства mcs51.
Механизм прерываний разработан для общения вычислительных устройств с внешним миром. Прерыванием называется выполнение определенных команд не в порядке выполнения программы, а по некоторому событию, называемому запросом на прерывание. Обработка запроса на прерывание откладывается до завершения текущей команды прерываемой программы. Затем производится проверка возможности выполнения прерывания. Если данный вид прерывания разрешен, то проверяется приоритет запроса на прерывание. Если запрос пришел во время обработки прерывания с более высоким приоритетом, то его исполнение откладывается (но не отменяется). Управление приоритетами прерываний и разрешением прерываний производится программно. Команды прерывания не входят в набор команд микроконтроллера, используемых программистом, Логически они являются аналогами команды дальнего перехода к подпрограмме и передают управление на определенный адрес, заданный архитектурой микроконтроллера. Выполнение запроса на прерывание начинается с запоминания в стеке адреса той команды, выполнение которой откладывается для обработки прерывания. Затем управление передается по адресу, соответствующему виду прерывания, В эту ячейку программист должен записать первую команду программы обработки прерывания. Использование прерываний позволяет отделить программирование задач синхронизации и обработки запросов от программирования вычислительных задач.
Микроконтроллеры семейства 18051 работают не менее чем с 5 видами прерываний. Два вида прерывания производятся по внешним сигналам (INT0, INT1), два — по переполнению счетчиков (Т/С0, Т/С1) и один — по завершению приема или передачи байта через последовательный порт. Старшие модели микроконтроллеров имеют больше видов прерываний. Каждому из дополнительных видов прерываний отводится свой начальный адрес в ПЗУ, называемый по аналогии с компьютерами вектором прерывания.
Фиксированные адреса ПЗУ, по которым должны располагаться первые команды блоков программы с определенным функциональным назначениемприведены ниже:
0000h /первая команда выполняемая после включения
000Зh /первая команда обработки прерывания по INT0
000Bh /первая команда обработки прерывания по Т/С0
0013h /первая команда обработки прерывания по INT1
001Bh /первая команда обработки прерывания по Т/С1
0023h /первая команда обработки прерывания по посл. порту
Отведенное на эти команды адресное пространство (3 байт для инициализации и по 8 байт для обработки прерываний) как правило, используется только для записи команд передачи управления, потому что оно слишком мало для размещения соответствующих блоков программы. Программа обработки прерывания должна заканчиваться командой возврата из прерывания. По этой команде осуществляется возврат к исполнению прерванной программы.
Разрешение на обработку прерываний осуществляется установкой в единицу соответствующих битов регистра разрешения прерывания IE (Interrupt Enable):
IE.7 = ЕА (Enable All) все прерывания
IE.4 = ES (Enable Serial)прерывание по последовательному каналу IE.3 = ET1 (Enable Timer 1)прерывание по таймеру 1
IE.2 = EX1 (Enable external 1) прерывание по внешнему входу 1 IE.1 = ЕT0 (Enable Timer 0) прерывание по таймеру 0
IE.0 = EX0 (Enable external 0) прерывание по внешнему входу 0
Запись нуля в старший бит этого регистра запрещает обработку всех
прерываний, а единица в этом бите разрешает только проверку разрешений в остальных битах регистра. При прочих равных условиях приоритет имеют прерывания с меньшим номером бита. В случае необходимости можно разделить приоритеты всех сигналов прерывания на две группы при помощи записи единиц и нулей в соответствующие биты регистра приоритетов прерывания IP (Interrupt Priority);
IP.4 = PS (Priority Serial) приоритет последовательного канала IP.3 = PTl (Priority Timer 1) приоритет таймера 1
IP.2 = PX1 (Priority external 1) приоритет внешнего входа 1 IP.l = PT0 (Priority Timer 0) приоритет таймера 0
IP.0 = PX0 (Priority external 0) приоритет внешнего входа 0
Группа с единицами в битах приоритета проверяется в первую очередь, а группа с нулями проверяется во вторую, причем внутри группы предпочтение отдается прерыванию с меньшим номером бита. В старших моделях для управления разрешениями прерываний и их приоритетом используются биты в тех же или в дополнительных регистрах.