
- •Цифровые устройства
- •Введение.
- •1. Основные принципы цифровой электроники.
- •1.1. Аналоговые и цифровые сигналы
- •1.2. Модели и уровни представления цифровых устройств
- •1.3. Входы и выходы цифровых микросхем
- •1.4. Основные обозначения на схемах
- •1.5. Серии цифровых микросхем
- •1.6. Корпуса цифровых микросхем
- •2.1. Системы счисления.
- •2.2 Арифметические операции над двоичными числами.
- •2.3. Машинное представление информации
- •2.3.1 Формы представления чисел.
- •2.3.2. Буквенно-цифровой код
- •2.3.3 Восьмисегментный код
- •3. Логические основы цифровой техники
- •3.1 Основные законы алгебры логики
- •3.2 Формы описания логических функций и их использование для синтеза логических схем
- •3.3. Синтез комбинационных схем с несколькими выходами
- •3.4. Понятие логического базиса
- •4. Логические элементы цифровых устройств
- •4.1 Общие характеристики элементов цифровых устройств
- •4.2. Переходные процессы в логических схемах
- •4.3. Описание основных схемотехнических решений базовых логических элементов.
- •4.3.1. Интегральные схемы ттл и ттлш
- •4.3.2. Интегральные микросхемы на моп-структурах
- •4.3.3. Микросхемы эмиттерно-связанной транзисторной логики
- •4.3.4. Инжекционные интегральные логические схемы (и2л)
- •4.3.5. Схемные особенности логических элементов
- •4.4. Сложные комбинационные цифровые автоматы
- •4.4.1. Сумматор по модулю два
- •4.4.2. Мультиплексоры и демультиплексоры
- •4.4.3. Дешифраторы, дешифраторы-демультиплексоры, шифраторы
- •4.4.4. Преобразователи кодов
- •4.4.5. Сумматоры
- •4.5. Последовательностные схемы цифровых автоматов
- •4.5.1. Асинхронный r-s триггер
- •4.5.2. Синхронный r-s триггер
- •4.5.3. Синхронный d - триггер со статическим управлением
- •4.5.3. Синхронный d - триггер с динамическим управлением
- •4.5.4. Универсальный j-k триггер
- •4.5.6. Регистры
- •4.5.7. Счетчики
- •Полупроводниковые запоминающие устройства
- •5.1. Статические озу
- •5.2. Динамические озу
- •5.3. Однократно программируемые постоянные запоминающие устройства
- •5.4. Перепрограммируемые постоянные запоминающие устройства
- •Специальные элементы цифровых устройств
- •6.1. Автоколебательные генераторы на логических элементах
- •6.2. Формирователи сигналов
- •6.2.1. Укорачивающие формирователи
- •6.2.2. Расширяющие одновибраторы
- •6.2.3. Триггер Шмитта
- •6.2.4. Аналоговый компаратор
- •Преобразователи сигналов
- •7.1. Цифроаналоговые преобразователи
- •7.1.1. Цап с матрицей r-2r
- •7.1.2. Цап с матрицей звездообразного типа
- •7.2. Аналого-цифровые преобразователи
- •Ацп двойного интегрирования (интегрирующий ацп).
- •Сигма-дельта ацп.
- •Преобразователи напряжение-частота
- •8. Элементы цифровой индикации
- •Малогабаритные лампочки накаливания
- •Светодиодные индикаторы.
- •Жидкокристаллические индикаторы
- •Дисплеи на основе органических пленок (oled)
- •Динамическая индикация
- •Микропроцессоры Введение
- •1. Классификация микропроцессоров
- •2. Архитектура микроконтроллера
- •2.1 Основные характеристики микроконтроллера
- •2.2. Архитектура микроконтроллеров
- •2.2.1. Архитектура микроконтроллеров mcs-51
- •Альтернативные функции порта p3
- •2.2.2. Архитектура avr микроконтроллеров
- •3. Программирование микроконтроллеров
- •3.1 Языки программирования для микроконтроллеров
- •3.2. Виды компиляторов
- •3.3.1 Форматы и способы адресации данных
- •3.3.2. Форматы и способы адресации команд
- •3.3.3. Команды пересылки информации
- •3.3.4. Команды поразрядной обработки информации
- •3.3.5. Команды арифметических операций
- •3.3.6. Управляющие команды
- •3.3.7. Порядок выполнения прерываний в микроконтроллерах семейства mcs51.
- •3.3.8. Применение подпрограмм при программировании.
- •3.3.9. Директивы ассемблера для микроконтроллеров семейства mcs-51
- •3.3.10. Применение комментариев
- •3.3.11. Многофайловые программы.
- •3.3.12. Отладка программ.
- •3.3.13. Способы отладки программ.
- •Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы
- •4.1. Программируемые логические матрицы и программируема матричная логика
- •4.3. Базовые матричные кристаллы
- •4.4. Бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры)
- •Список использованной литературы
4.5.4. Универсальный j-k триггер
Еще одной разновидностью динамических триггеров является J-K триггер. Он имеет два информационных J и K , входы предустановки и и вход синхронизации С. Перепись информации с информационных входов происходит обычно по срезу лог. сигнала на входе С, т. е. при переходе этого сигнала из «1» в «0» (в отличие от D- триггера). Условное графическое изображение J-K триггера приведено на рис. 4.37.
Рис. 4.37. Условное графическое изображение J-K триггера
Внутренняя структура J-K триггера на элементах И-НЕ представлена на рис. 4.38.
При появлении лог. «1» на входе С, состояние входов J и K переписывается во внутренний триггер Т1 в том случае, если состояние выходов триггера Т2 - Q и соответствует состоянию входов J и K соответственно. В противном случае
Рис.4.38. Внутренняя структура J-K триггера
состояние Т1 не изменяется. После этого при появлении лог. «0» на входе С, состояние Т1 переписывается в Т2. Вследствие этого входная информация появляется на выходе по срезу сигнала на входе С. При наличии одновременно двух лог. «1» на входах J и K, выходное состояние триггера изменяется на противоположное от среза к срезу сигналов на входе С. Это замечательное свойство J-K триггера широко используется при построении дискретных счетчиков и таймеров. Таблица истинности этого триггера приведена ниже.
Таблица 4.10
Текущее состояние |
Последующее состояние |
Название режима |
||||||
|
|
С |
J |
K |
|
|
|
|
1 |
1 |
0,1 |
X |
X |
Q |
Q |
|
Хранение |
1 |
1 |
|
0 |
0 |
Q |
Q |
|
хранение |
1 |
1 |
|
1 |
0 |
X |
1 |
0 |
Запись «1» |
1 |
1 |
|
0 |
1 |
X |
0 |
1 |
Запись «0» |
1 |
1 |
|
1 |
1 |
Q |
|
Q |
Счет по мод. 2 |
0 |
1 |
X |
X |
X |
X |
0 |
1 |
Сброс |
1 |
0 |
X |
X |
X |
X |
1 |
0 |
Уст. «1» |
0 |
0 |
X |
X |
X |
X |
1 |
1 |
Запрещенное |
Следует отметить, что J-K – триггер может быть легко преобразован в D – триггер путем объединения входов J и K через инвертор.
4.5.5. Т - триггер
Т – триггер – это счетный триггер. Он имеет один вход – Т и входы предварительной установки. На счетный вход поступает тактовый сигнал. С приходом фронта или среза (зависит от типа триггера) тактового сигнала выходное состояние Т – триггера изменяется на противоположное. Т – триггеры реализуются с использованием динамических J-K - триггеров или D - триггеров. Реализация Т – триггера из J-K – триггера рассмотрена в предыдущем разделе: при этом на входы J и K подаются лог. «1». При этом триггер изменяет свое состояние на противоположное при появлении на входе С J-K – триггера (эквивалентен входу Т Т - триггера) среза лог. сигнала. При реализации Т – триггера на основе D – триггера, необходимо инверсный выход соединить с входом D. При этом триггер изменяет свое состояние на противоположное при появлении на входе С D – триггера (эквивалентен входу Т Т - триггера) фронта лог. сигнала. Пример временной диаграммы работы Т – триггера на основе D – триггера представлен на рис. 4.39.
Рис.4.39. Временные диаграммы работы Т – триггера.