
- •Цифровые устройства
- •Введение.
- •1. Основные принципы цифровой электроники.
- •1.1. Аналоговые и цифровые сигналы
- •1.2. Модели и уровни представления цифровых устройств
- •1.3. Входы и выходы цифровых микросхем
- •1.4. Основные обозначения на схемах
- •1.5. Серии цифровых микросхем
- •1.6. Корпуса цифровых микросхем
- •2.1. Системы счисления.
- •2.2 Арифметические операции над двоичными числами.
- •2.3. Машинное представление информации
- •2.3.1 Формы представления чисел.
- •2.3.2. Буквенно-цифровой код
- •2.3.3 Восьмисегментный код
- •3. Логические основы цифровой техники
- •3.1 Основные законы алгебры логики
- •3.2 Формы описания логических функций и их использование для синтеза логических схем
- •3.3. Синтез комбинационных схем с несколькими выходами
- •3.4. Понятие логического базиса
- •4. Логические элементы цифровых устройств
- •4.1 Общие характеристики элементов цифровых устройств
- •4.2. Переходные процессы в логических схемах
- •4.3. Описание основных схемотехнических решений базовых логических элементов.
- •4.3.1. Интегральные схемы ттл и ттлш
- •4.3.2. Интегральные микросхемы на моп-структурах
- •4.3.3. Микросхемы эмиттерно-связанной транзисторной логики
- •4.3.4. Инжекционные интегральные логические схемы (и2л)
- •4.3.5. Схемные особенности логических элементов
- •4.4. Сложные комбинационные цифровые автоматы
- •4.4.1. Сумматор по модулю два
- •4.4.2. Мультиплексоры и демультиплексоры
- •4.4.3. Дешифраторы, дешифраторы-демультиплексоры, шифраторы
- •4.4.4. Преобразователи кодов
- •4.4.5. Сумматоры
- •4.5. Последовательностные схемы цифровых автоматов
- •4.5.1. Асинхронный r-s триггер
- •4.5.2. Синхронный r-s триггер
- •4.5.3. Синхронный d - триггер со статическим управлением
- •4.5.3. Синхронный d - триггер с динамическим управлением
- •4.5.4. Универсальный j-k триггер
- •4.5.6. Регистры
- •4.5.7. Счетчики
- •Полупроводниковые запоминающие устройства
- •5.1. Статические озу
- •5.2. Динамические озу
- •5.3. Однократно программируемые постоянные запоминающие устройства
- •5.4. Перепрограммируемые постоянные запоминающие устройства
- •Специальные элементы цифровых устройств
- •6.1. Автоколебательные генераторы на логических элементах
- •6.2. Формирователи сигналов
- •6.2.1. Укорачивающие формирователи
- •6.2.2. Расширяющие одновибраторы
- •6.2.3. Триггер Шмитта
- •6.2.4. Аналоговый компаратор
- •Преобразователи сигналов
- •7.1. Цифроаналоговые преобразователи
- •7.1.1. Цап с матрицей r-2r
- •7.1.2. Цап с матрицей звездообразного типа
- •7.2. Аналого-цифровые преобразователи
- •Ацп двойного интегрирования (интегрирующий ацп).
- •Сигма-дельта ацп.
- •Преобразователи напряжение-частота
- •8. Элементы цифровой индикации
- •Малогабаритные лампочки накаливания
- •Светодиодные индикаторы.
- •Жидкокристаллические индикаторы
- •Дисплеи на основе органических пленок (oled)
- •Динамическая индикация
- •Микропроцессоры Введение
- •1. Классификация микропроцессоров
- •2. Архитектура микроконтроллера
- •2.1 Основные характеристики микроконтроллера
- •2.2. Архитектура микроконтроллеров
- •2.2.1. Архитектура микроконтроллеров mcs-51
- •Альтернативные функции порта p3
- •2.2.2. Архитектура avr микроконтроллеров
- •3. Программирование микроконтроллеров
- •3.1 Языки программирования для микроконтроллеров
- •3.2. Виды компиляторов
- •3.3.1 Форматы и способы адресации данных
- •3.3.2. Форматы и способы адресации команд
- •3.3.3. Команды пересылки информации
- •3.3.4. Команды поразрядной обработки информации
- •3.3.5. Команды арифметических операций
- •3.3.6. Управляющие команды
- •3.3.7. Порядок выполнения прерываний в микроконтроллерах семейства mcs51.
- •3.3.8. Применение подпрограмм при программировании.
- •3.3.9. Директивы ассемблера для микроконтроллеров семейства mcs-51
- •3.3.10. Применение комментариев
- •3.3.11. Многофайловые программы.
- •3.3.12. Отладка программ.
- •3.3.13. Способы отладки программ.
- •Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы
- •4.1. Программируемые логические матрицы и программируема матричная логика
- •4.3. Базовые матричные кристаллы
- •4.4. Бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры)
- •Список использованной литературы
3.3. Синтез комбинационных схем с несколькими выходами
На практике комбинационные схемы с одним выходом встречаются относительно редко. Обычно схемы имеют несколько выходов, причем значения сигналов на этих выходах зависят от одних и тех же входных сигналов. Работа схемы, имеющей n и k входов описывается совокупностью k:
каждая, из которых определяет закон функционирования схемы по одному выходу. Если провести минимизацию логических функций, независимо друг от друга, то схема, реализующая эту систему уравнений, будет содержать k изолированных фрагмента. Но в общем случае схему можно упростить за счет объединения отдельных участков в разных фрагментах, выполняющих одинаковые функции. Например, для реализации двух логических функций:
потребует применения четырех логических элемента (ЛЭ) И и двух ИЛИ. Если же первую функцию представить в виде
то отказавшись от минимального представления, но не изменяя значения функции, можно упростить реализацию, поскольку первый член является общим для обеих функций. В этом случае потребуется два элемента И и два элемента ИЛИ.
Общая идея минимизация схем со многими выходами сводится к получению таких выражений для совокупности функций, в которых оптимально используются члены, общие для нескольких функций.
Рассмотрим метод минимизации системы лог. функций методом меток.
Этот метод предусматривает выполнение следующих этапов:
- нахождение простых импликант системы лог. функций;
- определение простых импликант для минимального представления системы лог. функций;
- запись каждой лог. функции в ДНФ.
Простые импликанты системы логических функций представляют собой совокупность простых импликант всех сочетаний лог. произведений исходных функций, включая и функции системы, например для синтеза трех выходов необходимо найти:
.
Т. о. сначала находят
все простые импликанты от
,
затем из этих функций образуют все
возможные подсистемы, состоящие из двух
функций
.
Для каждой подсистемы находят все
простые импликантты. Затем образуют
подсистему, состоящую из трех лог.
функций и для нее находят все простые
импликанты.
Описанные действия легче всего выполнять с помощью карт Карно. Получение лог. произведений осуществляется путем совмещения карт для отдельных функций и нахождения лог. произведения для каждой клетки.
На втором этапе минимизации из полученных простых импликант путем перебора отыскивают наиболее простые формулы для представления системы функций. Отыскание таких формул удобно производить с помощью импликантной матрицы для системы функций. По импликантной матрице выбирают совокупность простых импликант, которая поглощает все конституенты системы лог. функций. Из всех полных систем ипликант выбирают ту, которая содержит наименьшее число сочетаний (минимальную полную совокупность).
Рассмотрим пример. Пусть даны три функции, каждая из которых зависит от четырех переменных:
,
здесь
В виде карт Карно эта система будет выглядеть следующим образом:
Рис. 3.6. Карты Карно для системы функций
Найдем все простые импликанты для этих функций, т. е. СДНФ:
,
(3.19)
Затем необходимо найти путем совмещения карт СДНФ логических произведений всех сочетаний функций: .
Рис. 3.7. Карты Карно для сочетаний логических функций
В результате получим следующие СДНФ:
.
(3.20)
На втором этапе составляется импликантная матрица системы функций (табл. 3.3). В заголовке строки матрицы записывают одну из простых импликант системы функций с меткой.
Метка – это имена функций, участвовавших в ее образовании.
Так для данного
примера импликанта
получит метку
,
получит метку
,
получит метку
.
При этом, если одна и та же импликанта
присутствует в нескольких системах
(3.19) и (3.20) то выбирается выражение с
импликантой более высокого ранга.
В заголовке столбцов матрицы записывают все конституенты «1» системы лог. функций. Каждой конституенте приписывается метка, указывающая в какие функции входит данная конституента; для каждой метки отводится отдельная колонка.
Например, конституента
«1»
имеет метку
,
т. к. она входит в функции
и
,
а в функцию
не
входит.
Каждая клетка
матрицы соответствует конституенте с
признаком и простой импликанте. Если
конституанта поглощается импликантой
и признак конституанты содержится в
признаке импликанты, то соответствующая
клетка отмечается крестиком. Например,
на пересечении строки с импликантой
и столбца с конституентой
крестиками отмечаются только седьмая
и девятая колонки, содержащие метки
и
.
Выбор подмножества
импликант с минимальным числом аргументов
осуществляется следующим образом.
Заданные ЛФ могут быть построены из
любой совокупности импликант, совместно
перекрывающих все колонки матрицы.
Задача состоит в выборе подмножества
импликант с минимальным числом аргументов.
Для выбора такого подмножества прежде
всего найдем колонки с меткой
и конституенты
,
имеющие единственный (+). Соответствующая
данному (+) импликанта должна обязательно
входить в ЛФ
,
т. к. только она поглощает конституенту
.
В таблице 3.3 колонки с номерами 1, 6, 12, 14 и 15 имеют единственный (+). Соответствующие этим (+) импликанты отмечены символом (√). Этим же символом отмечены внизуу таблицы все колонки, перекрытые выбранными импликантами.
После этого найдем
импликанты, перекрывающие остальные
колонки. В рассматриваемом примере
такой выбор очевиден, т. к. неотмеченными
остались колонки 10 и 11, которые
перекрываются одной импликантой
.
Данная импликанта
и перекрываемые ею колонки отмечены в
таблице символом (*).
Набор отмеченных простых импликант, перекрывающий совместно все колонки матрицы, будет полным подмножеством дизъюнктивных членов заданной совокупности ЛФ. С помощью импликант найденного подмножества нетрудно записать каждую ЛФ в ДНФ. Для этого достаточно составить дизъюнкцию тех отмеченных импликант, которые совместно перекрывают все колонки, содержащие метку данной функции. Выбирая для каждой функции минимально возможное количество отмеченных импликант, получим искомую минимальную совокупность аргументов:
Таблица 3.3
Импликанты |
Конституенты |
|||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
16 |
|
|
|
|
|
|
|
|
+ |
+ |
+ |
|
|
|
|
|
|
|
√ |
|
|
|
|
|
|
|
+ |
+ |
|
|
+ |
+ |
|
|
|
* |
|
|
|
|
|
|
+ |
|
+ |
+ |
+ |
|
|
|
|
|
√
|
|
|
|
|
+ |
+ |
+ |
+ |
|
|
|
|
|
|
|
|
√
|
|
|
|
|
|
|
|
|
|
|
|
|
+ |
+ |
+ |
+ |
|
|
|
|
|
|
|
|
|
|
|
+ |
+ |
+ |
|
|
+ |
√
|
+ |
+ |
+ |
+ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
+ |
+ |
|
+ |
|
+ |
|
|
|
|
|
|
|
|
|
|
|
|
+ |
+ |
|
|
+ |
|
|
+ |
|
|
|
|
|
|
|
√ |
√ |
√ |
√ |
√ |
√ |
√ |
√ |
√ |
* |
* |
√ |
√ |
√ |
√ |
√ |