Асинхронные триггеры

Асинхронный RS-триггер на элементах ИЛИ—НЕ с прямыми входами со статическим управлением записью

Этот триггер изменяет свое состояние под воздействием прямых значений входных сигналов (положительных) и называется RS-триггером с прямыми входами. На рис. 7.3, а приведена логическая структура триггера, а на рис. 7.3, б – его условное обозначение.

RS-триггер – схема с двумя устойчивыми состояниями, имею­щая два информационных входа: S и R. При S=1 и R=0 триггер устанавливается в состояние «1», т. е. Q=1, при R=1 и S=0 триг­гер устанавливается в состояние «0», т. е. Q=0.

Логика работы RS-триггера (закон функционирования) пред­ставляется таблицей состояний или истинности (табл. 7.1). Здесь и – последовательные моменты времени; момент вре­мени наступает тогда, когда сигналы на выходе триггера под воздействием входных сигналов принимают значения, соответству­ющие последующему состоянию; – хранение состояния тригге­ра; н/о – состояние триггера неопределенно (это состояние тригге­ра характеризуется тем, что в процессе действия входных сигналов, равных «1», выходные сигналы оказываются оди­наковыми, т. е. или , а после окончания действия входных сигналов триггер может оказаться в состоянии Q=1 или Q=0 с равной вероятностью, поэтому комбинация вход­ных сигналов RS=1 должна быть исключена).

Логическое уравнение работы RS-триггера по табл. 7.1 записывается в виде

; (7.1)

(7.2)

и характеризует состояние входов и выхода триггера в момент вре­мени (до его срабатывания) и в момент времени (после его срабатывания). Уравнение (7.1) можно прочитать так: «Единица на выходе триггера будет в том случае, если был сигнал установки «1» (первое слагаемое, т. е. S=1) или если триггер находился в состоя­нии «1» в предыдущий момент времени, т. е. , и отсутствовал сигнал установки триггера в состоянии «0», т. е. R=0 (второе сла­гаемое )». Выражение (7.2) определяет обязательное условие работоспособности триггера: «Одновременное поступление сигналов «1» на входы запрещено». В уравнении (7.1) знак «+» соответствует дизъюнкции, т. е. логическому сложению, а знак «•» конъюнкции, т. е. логическому умножению.

Н

Таблица 7.1

R	S	Q
0	0
0	1	1
1	0	0
1	1	н/о

а рис. 7.3, в приведена принципиальная электрическая схема RS-триггера на элементах серии 113, а на рис. 7.3, г – временная диаграмма переключения триггера, поясняющая его работу (времен­ная диаграмма идеализирована, так как фронты не учитывают­ся, однако эквивалентная задержка на каждом элементе вводится в виде ). Считаем, что все задержки одинаковые.

RS-триггер реализован на двух элементах ИЛИ–НЕ. Схема, показанная на рис. 7.3, в, соответствует логической структуре изоб­раженной на рис. 7.3, а. Принимаем, что в начальном состоянии транзистор закрыт, а транзистор открыт. Тогда транзистор открыт, а транзистор закрыт. Считаем, что «0» соответствует напряжению , а «1» – напряжению ( . Указанное состояние – устойчивое. В соответствии с временной диаграммой работы сигнал S в виде перепада от к поступает на вход S и с некоторой задержкой отпирает транзистор который переключается ( соответствует времени перехода триггера из состояния «1» в состояние «0»). При этом на выходе будет напряжение . Сиг­нал с выхода в виде отрицательного перепада от к посту­пает на вход 1, затем отпирает транзистор , который переключа­ется с некоторой задержкой ( соответствует времени перехо­да триггера из состояния «0» в «1», т. е. времени ). При этом на выходе Q будет напряжение . Указанное состояние триггера – устойчивое. Далее, рассуждая аналогично, видим, что в соответст­вии с временной диаграммой работы в какой-то момент времени сигнал R в виде положительного перепада поступает на вход R и с некоторой задержкой отпирает транзистор , который пере­ключается. При этом на выходе Q будет напряжение . Сигнал с выхода Q в виде отрицательного перепада поступает на вход 3, запирает транзистор , который переключается с некоторой задержкой . При этом на выходе будет напряжение .

И

Рис. 7.4.

з анализа работы триггера следует, что: 1) сигналы поступающие на входы S и R и переключающие триггер, – положительные и соответствуют напряжению (переход от до ); 2) триггер переключается последовательно, а не одновременно (что уже имеют в виду при проектировании сложных логических схем); 3) существуют интервалы времени, когда на обоих выходах триг­гера имеется одинаковая информация (на рис. 7.3, г показаны за­штрихованные интервалы и , когда на обоих выходах триг­гера ) – явление «риск»; 4) существуют определенные требования к длительности сигналов по входам S и R. Из времен­ной диаграммы (рис. 7.3, г) следует, что . Иногда на прак­тике для надежного переключения триггера длительность входного сигнала увеличивают на величину , т. е. ; 5) максимальная частота и рабочая частота переключения триггера соответственно равны ; ; 6) ряд основных параметров триггера определяются параметрами логических элемен­тов, на которых реализован триггер.

_{Асинхронный RS-триггер на элементах И – НЕ}

_{с инверсными входами}

На рис. 7.4, а приведена логическая структура RS-триггера, а на рис. 7.4, б – его условное графическое изображение. Такой триг­гер переключается (изменяет свое состояние на выходе) при воз­действии на его входы инверсных входных сигналов (здесь инвер­сия рассматривается по отношению к положительным входным сиг­налам применительно к триггеру на элементах ИЛИ – НЕ). Следует заметить, что в данном триггере положения входов R и S взаим­но противоположны соответствующим входам R и S триггера на элементах ИЛИ – НЕ (см. рис. 7.3, а и 7.4, а). Эта особенность учитывается как на логических, так и на принципиальных электрических схемах триггера, но не учитывается при условном обозначении (см. рис. 7.3, б и 7.4, б). Логика работы данного триггера представлена таблицей состояний или истинности (табл. 7.2).

Логическое уравнение триггера на элементах И–НЕ, составленное по табл. 7.2, записывается в виде

; (7.3)

. (7.4)

Уравнение (7.3) можно прочитать следующим образом: «Еди­ница на выходе триггера будет в том случае, если на выходе S был сигнал «установка единицы» (первое слагаемое) или если единица была уже в предыдущий момент времени и отсутствовал сигнал «установка триггера в нулевое состояние», т. е. ».

Уравнение (7.4) определяет обязательное условие работоспо­собности триггера: «Одновременное присутствие сигналов переклю­чения на входах и запрещено».

Т

Таблица 7.2

		Q
0	1	1
1	0	0
1	1
0	0	н/о

абл. 7.2 – таблица, обратная табл. 7.1. В режиме хранения, т. е. в исходном состоянии, на информационных входах должны быть напряжения . Переключается данный триггер по сигналам» соответствующим «0», т. е. по сигналам инверсным по сравнению с сигналами для триггера на элементах ИЛИ–НЕ. Комбинация, ког­да на входах и – «0», является запрещенной, так как она порождает «1» одновременно на обоих выходах (эта комбинация соответствует комбинации 1,1 для триггера с прямыми входами). По основным параметрам триггер на элементах И–НЕ идентичен триггеру на элементах ИЛИ–НЕ.

На рис. 7.4, в приведена принципиальная схема триггера на элементах И–НЕ серии 155, а на рис. 7.4, г – временная диаграм­ма переключения триггера, поясняющая его работу. Считаем, что все задержки переключения одинаковые, т. е. .

Пусть RS-триггер реализован на двух элементах И–НЕ. Схе­ма на рис. 7.4, в соответствует логической структуре, показанной на рис. 7.4, а. Принимаем, что в начальном состоянии верхний эле­мент включен, т. е. транзистор открыт, а нижний элемент выклю­чен, т. е. транзистор . закрыт (на входах и напряжение ). При этом на выходе Q будет напряжение , а на выходе – на­пряжение . Указанное состояние –устойчивое. В соответствии с временной диаграммой работы триггера (рис. 7.4, г) сигнал в ви­де отрицательного перепада от и поступает на вход и с не­которой задержкой переключает верхний элемент. При этом открывается, , закрываются и на выходе Q оказывается напряжение . Транзистор и диод при этом открываются. Верхний элемент в этом случае выключается (если закрыт, то считается, что элемент выключен, если же открыт, то элемент включен). Сигнал с выхода Q в виде положительного перепада от к поступает на вход нижнего элемента и переключает его с некоторой задержкой . При этом закрывается, , от­крываются и на выходе оказывается напряжение (транзистор и диод при этом закрываются). Нижний элемент в этом слу­чае включается. Указанное состояние триггера – устойчивое. Далее, рассуждая аналогично, видим следующее. В соответствии с временной диаграммой работы триггера (рис. 7.4, г) в некоторый момент времени сигнал в виде отрицательного перепада посту­пает на вход и с некоторой задержкой переключает нижний элемент. При этом отпирается, , закрываются и на выходе оказывается напряжение (транзистор и диод при этом открыты). Нижний элемент в этом случае выключается. Сигнал с выхода в виде положительного перепада от к поступает на вход верхнего элемента и переключает его с некото­рой задержкой . При этом закрывается, , открывают­ся и на выходе Q оказывается напряжение (транзистор и диод ) при этом закрываются). Верхний элемент в этом случае включается. Указанное состояние триггера – устойчивое.

Таким образом, анализ переключения триггера по входам и рассмотрен. Выводы из анализа работы триггера, выполненного на элементах И–НЕ, аналогичны выводам, сделанным из анализа работы триггера на элементах ИЛИ–НЕ, т. е.: 1) сигналы, посту­пающие по входам и и переключающие триггер, – отрицатель­ные и соответствуют напряжению (перепад от к ); 2) триг­гер переключается последовательно; 3) существует интервал вре­мени, когда на обоих выходах триггера имеется одинаковая инфор­мация (на рис. 7.4, г показаны заштрихованные области, когда на обоих выходах триггера ), –явление «риск»; 4) сущест­вуют определенные требования к длительности сигналов по входам и : ; ; 5) максимальная час­тота ; рабочая частота ; 6) ряд основных параметров триггера определяются параметрами логических элемен­тов, на которых реализован триггер.

Асинхронный RS-триггер на элементах И—ИЛИ—НЕ с прямыми входами

На рис. 7.5, а приведена логическая структура асинхронного RS-триггера с прямыми входами, а на рис. 7.5, б – его условное графическое обозначение. Указанный триггер имеет одинаковую с триггером ИЛИ–НЕ таблицу состояний, полярность входных сиг­налов, логическое уравнение, обозначение.

Асинхронный RS-триггер с инверсными входами на элементах И — ИЛИ — НЕ

На рис. 7.5, в показана логическая структура асинхронного RS-триггера с инверсными входами, а на рис. 7.5, г – его условное графическое обозначение. Указанный триггер имеет одинаковую с триггером на элементах И–НЕ таблицу состояний, логическое урав­нение, полярность входных сигналов, обозначение. На рис. 7.5, д приведена принципиальная электрическая схема основного логиче­ского элемента И–ИЛИ–НЕ ТТЛ, а на рис. 7.5, е – его условное графическое обозначение. На основе данного элемента могут быть реализованы триггеры, логические структуры которых показаны на рис. 7.5, а, в.

А

Таблица 7.3

J	K	Q
0	0
1	0	1
0	1	0
1	1

синхронный JK-триггер

JK-триггер – схема с двумя устойчивыми состояниями, которая при одновременном поступлении сигналов на входы осуществляет инверсию предыдущего состояния, имеет два информационных вхо­да: J и К. На рис. 7.6, а приведена логическая структура JK-триггера, а на рис. 7.6, б – его условное графическое обозначение. Логика работы JK-триггера определяется таблицей состояний, ми­нимизированный вид которой представлен табл. 7.3.

Здесь – изменение состояния триггера на противоположное. Из таблицы видно, что при имеет место , а в остальных случа­ях JK-триггер функционирует как RS-триггер. При этом вход J эквивалентен входу S, а вход К – входу R.

Логическое уравнение работы JK-триггера, составленное на основании таблицы состояний, за­писывается в виде

. (7.5)

Уравнение (7.5) можно прочитать следующим образом: «Еди­ница на выходе триггера будет в том случае, если был сигнал уста­новки единицы и предыдущее состояние триггера соответствовало нулю (на инверсном выходе при этом логическая единица) или если единица была уже в предыдущий момент времени и отсутст­вовал сигнал установки триггера в нулевое состояние».

Рассмотрим логику работы JK-триггера по схеме, показанной на рис. 7.6, а, где , – внутренние установочные входы для установки триггера в состояние «1» и состояние «0» соответственно: – элементы задержки, применяемые для обеспечения надеж­ности работы триггера (элементами задержек могут служить логические элементы или дополнительный триггер). Считаем, что в начальный момент времени триггер находится в состоянии «0», т. е. . (Установка в «О» обеспечивается сигналом Уст. «0» по входу . При этом на входе 1 конъюнктора имеет место раз­решение, а на входе 2 конъюнктора –запрет. Если , то сигнал проходит через конъюнктор , задержку на вход S триггера, переключая его в состояние «1», т. е. Q=1, . Если после переключения триггера, через определенное время приходит сигнал , то через конъюнктор , он поступает на вход R и переключает триггер в состояние «0», т. е. . Таким об­разом, общий принцип работы JK-триггера можно сформулировать в следующем виде: при поступлении на вход J или К сигнала триггер через соответствующий конъюнктор установится в единич­ное (если ) или нулевое (если ) состояния. При одновре­менной подаче на входы J и К сигналов «1» триггер через одну из схем конъюнктора всегда переключается в противоположное со­стояние.

К достоинствам JK-триггера относится то, что он не имеет за­прещенных входных комбинаций (в отличие от RS-триггера), явля­ется универсальным, т. е. может выполнять функции других триг­геров, в том числе RS-, D-, Т-триггеров и др. На рис. 7.6, в пока­зана логическая схема асинхронного JK-триггера на элементах И–НЕ. Это триггер двухступенчатый, с запрещающими связями. В данном триггере роль элемента задержек выполняет до­полнительный триггер.

Триггер (рис. 7.6, в) состоит из восьми элементов И–НЕ. Эле­менты , образуют первый триггер для временного хранения входной информации, а элементы , – вто­рой триггер, определяющий состояние триггера в целом. Элементы , являются ключами первого триггера, а элементы , – ключами второго триггера. Особенностью схемы является: запрещающие связи , входы , ; , – внут­ренние установочные входы триггера, обратные связи с выходов Q и на входы элементов, , . Принимаем, что в ис­ходном состоянии , , , . Если J=1, а K=0, то сигнал от J проходит через и устанавливает первый триг­гер сигналом «0» в состояние , одновременно запрещая пере­дачу информации на второй триггер с первого триггера посредством запрещающей связи , действующей на входах элементов , . После окончания действий сигнала но входу запрет на входах этих элементов снимается (на связи был сигнал разре­шения) и информация с первою триггера (в данном случае с ) через сигналом «0» запишет «1» во второй триггер. Таким образом, сигнал записывается в основной триггер, т. е. , .

Если теперь K=1, а J=0, то, рассуждая аналогично, можно убедиться, что триггер переключится в исходное состояние. В общем случае JK-триггер работает в соответствии со сформулированным алгоритмом.