Запоминающие элементы оперативных зу

Статические ОЗУ (SRAM), как правило, имеют структуру 2DM, часть их при небольшой информационной емкости строится по структуре 2D.

Запоминающими элементами (ЗЭ) статических ОЗУ служат триггеры с цепями установки и сброса. В последнее время наиболее интенсивно развиваются статические ОЗУ, выполненные по схемотехнике КМОП, которые имеют сверхмалую потребляемую мощность в режиме хранения, высокую помехоустойчивость, повышенную емкость и высокое быстродействие (быстродействие повышается по мере уменьшения топологических норм технологического процесса).

Рассмотрим принципиальную схему ЗЭ на КМОП-транзисторах, который можно использовать в оперативных ЗУ со словарной организацией (рисунок 23).

ЗЭ на КМОП-транзисторах (рисунок 23) представляет собой RS-триггер на транзисторах VT1…VT4 с ключами выборки на транзисторах VT5 и VT6. При обращении к заданному ЗЭ появляется высокий уровень напряжения на адресной линии, который открывает ключи выборки (адресные ключи) по всей строке накопителя, и выходы триггеров соединяются со столбцовыми разрядными линиями считывания-записи. Через эти линии можно считывать состояние триггера (штриховыми линиями показан дифференциальный усилитель считывания), через них же можно записывать данные в триггер, подавая уровень логического нуля на ту или иную линию.

При подаче нуля на выход D0 снижается стоковое напряжение транзистора VT2, что запирает транзистор VT4 и повышает напряжение его стока. Это открывает транзистор VT2 и фиксирует созданный на его стоке низкий уровень даже после снятия сигнала записи. Триггер установлен в единичное состояние (Q = 1,  = 0). Аналогичным образом нулевым сигналом по линии D1 можно установить триггер в нулевое состояние.

Рисунок 23 – Принципиальная электрическая схема ЗЭ на КМОП-транзисторах

Статические ОЗУ энергозависимы – при снятии питания информация в триггерных ЗЭ теряется. Можно придать им искусственную энергонезависимость с помощью резервного источника питания. Это наиболее пригодно для ЗУ на элементах КМОП, так как они в режиме хранения потребляют чрезвычайно малую мощность. Для подключения к накопителю ЗУ резервного источника питания рекомендуется схема, приведенная на рисунке 24.

В этой схеме напряжение резервного источника несколько ниже напряжения основного источника U_ИП. В рабочем режиме накопитель питается от напряжения U_ИП, при этом диод VD1 проводит, а диод VD2 заперт. При снижении рабочего напряжения к накопителю автоматически подключается источник резервного питания. При этом проводит диод VD2, а диод VD1 запирается, так как при малых значения U_ИП он попадает под обратное смещение.

Рисунок 24 – Схема подключения резервного источника питания к накопителю ЗУ

Для повышения надежности работы МПС нарушение нормальной работы источника питания обнаруживается контролем напряжения переменного тока.

В динамических ОЗУ (DRAM) данные хранятся в виде зарядов емкостей МОП-структур, и основой ЗЭ является просто конденсатор небольшой емкости. Такой ЗЭ значительно проще триггерного, содержащего 6 транзисторов, что обеспечивает динамическим ОЗУ в 4…5 раз большую емкость.

Известны конденсаторные ЗЭ разной сложности. В последнее время применяют однотранзисторные ЗЭ – лидеры компактности (рисунок 25).

Ключевой транзистор VT отключает запоминающий конденсатор C_З от линии записи-считывания или подключает его к ней. Сток транзистора VT не имеет внешнего вывода и образует одну из обкладок конденсатора. Другой обкладкой служит подложка. Между обкладками расположен тонкий слой диэлектрика – оксида кремния SiO₂.

Рисунок 25 – Принципиальная схема ЗЭ динамического ОЗУ

В режиме хранения ключевой транзистор VT заперт. При выборке данного ЗЭ на затвор подается напряжение, отпирающее транзистор. Запоминающая емкость C_З через проводящий канал подключается к ЛЗС и в зависимости от заряда различно влияет на потенциал ЛЗС.

При считывании нуля к ЛЗС подключается емкость C_З, имевшая нулевой заряд. Часть заряда емкости ЛЗС перетекает в емкость C_З, и напряжения на них уравниваются. Потенциал ЛЗС снижается на величину ∆U, которая и является сигналом, поступающим на усилитель считывания. При считывании единицы, наоборот, часть заряда C_З стекает в емкость ЛЗС, и потенциал ЛЗС увеличивается на ∆U.

Значение ∆U можно вычислить по формуле

∆U U_ИПC_З/2C_Л, (1)

где C_Л – емкость ЛЗС.

В силу неравенства C_З << C_Л сигнал ∆U оказывается слабым. Кроме того, считывание является разрушающим, так как подключение запоминающей емкости C_З к ЛЗС изменяет ее заряд.

Мерами преодоления отмеченных недостатков служат способы увеличения емкости C_З (без увеличения площади ЗЭ), уменьшения емкости ЛЗС и применения усилителей – регенераторов для считывания данных. Для увеличения емкости C_З применяют новый диэлектрик (двуокись титана TiO₂.), имеющий диэлектрическую постоянную в 20 раз большую, чем SiO₂.

Уменьшения емкости ЛЗС можно достичь «разрезанием» этой линии на две половины с включением дифференциального усилителя считывания в разрыв между половинами ЛЗС (рисунок 26, а). Очевидно, что такой прием вдвое уменьшает емкость линий, к которым подключаются запоминающие емкости, т.е. вдвое увеличивает сигнал ∆U.

Усилители-регенераторы строятся на основе триггерных схем. Один из возможных вариантов (рисунок 26, б) основан на введении в

Рисунок 26 – Схема включения усилителя-регенератора в разрыв линии записи-считывания динамического ЗУ (а) и вариант схемной реализации усилителя-регенератора (б)

схему дополнительного сигнала «Подготовка» для управления нагрузочными транзисторами VT_Н1 и VT_Н2. Вначале сигнал «Подготовка» имеет низкий уровень и нагрузочные транзисторы заперты. В этом состоянии усилитель-регенератор воспринимает слабые сигналы считывания с линий ЛЗС. Одна из половин ЛЗС, к которой не подключается C_З, сохраняет напряжение предзаряда U_ИП/2, напряжение на другой половине, к которой подключается выбранный ЗЭ, отклоняется от напряжения предзаряда на ∆U в ту или иную сторону в зависимости от того, считывается единица или ноль. Неравенство напряжений в точках A и B вносит несимметрию проводимостей транзисторов VT₁ и VT₂. Для считывания и регенерации данных сигнал «Подготовка» переводится на высокий уровень. Транзисторы VT_Н1 и VT_Н2 открываются, и возникает схема триггера, находящегося в неустойчивом состоянии, близком к симметричному. Такой триггер в силу своих свойств быстро перейдет в устойчивое состояние, предопределенное начальной несимметрией его режима. На выходах триггера сформируются полные напряжения высокого и низкого уровней. Так как одни и те же точки A и B являются одновременно и входами, и выходами усилителя-регенератора, после своего срабатывания он восстанавливает на емкости C_З полное значение считанного сигнала. Тем самым автоматически осуществляется регенерация данных в ЗЭ. Состояние триггера определяет также сигналы, выводимые во внешние цепи в качестве считанной информации.

Особенностью динамических ЗУ является мультиплексирование шины адреса. Адрес делится на два полуадреса, один из которых представляет собою адрес строки, а другой – адрес столбца матрицы ЗЭ. Полуадреса подаются на одни и те же выводы корпуса ИС поочередно. Подача адреса строки сопровождается соответствующим стробом RAS (Row Address Strobe), а адреса столбца – стробом CAS (Column Address Strobe). Причиной мультиплексирования адресов служит стремление уменьшить число выводов корпуса ИС и тем самым удешевить ее, а также то обстоятельство, что полуадреса и сигналы RAS и CAS в некоторых режимах и схемах используются различно (например, в режимах регенерации адрес столбца вообще не нужен). Сокращение числа внешних выводов корпуса для динамических ЗУ особенно актуально, так как они имеют максимальную емкость и, следовательно, большую разрядность адресов. Например, ЗУ с организацией 16 M  1 имеет 24-разрядный адрес, а мультиплексирование сократит число адресных линий на 12.