63. Антилогарифмический усилитель. Принцип построения и реализация нелинейных зависимостей с помощью функциональных преобразователей.

Служит для обнаружения исходного числа, выраженного, например, на входе преобразователя в логарифмических единицах. А также в тех же схемах, что и логарифмический преобразователь.

Входное напряжение измеряется в логарифмических единицах.

Схема умножения.

ln(a*b)=ln(a)+ln(b); ln(a)=U1 ln(b)=U2

Схема делителя.

ln(a/b)=ln(a)-ln(b)

64. Пиковый детектор.

С хема позволяет суммировать пиковое значение изменяющегося во времени вх. напряжения за наблюдаемый промежуток времени DA1 и DA2 – повторитель напряжения с коэффициентом усиления 1, причем DA1 выполняет роль входного буфера, т.е. элемент который разряжает конденсатор.DA2 – выходной буфер( позволяет сохранить напряжение на конденсаторе на уровне U=const разрежая его на цепь нагрузки ).DA2 желательно использовать с входными полевыми транзисторами.

Р абота схемы: Входной сигнал через DA1 и DA2 заряжает конденсатор С до мах значения. В момент когда Uвх< Umax диод VD2 закрыт, в нагрузку поступает напряжение мах за текущий период времени уровня. Диод VD1 служит для предотвращения насыщения DA1, когда Uвх<Uc, Uвых>Uвх.

Ключ Кл служит для приведения схемы в исходное состояние. Для работы с отрицательным напряжением , нужно поменять местами подключение диодов.

Детектор напряжения ‘от пика до пика’.

65. Детектор нуля сигнала. Фазовый детектор.

Д етектор нуля сигнала(ДНС)

На практике часто стоит задача определение момента прохождения сигнала через ноль. Это нужно для определения фазового сдвига между сигналами. При + вх. сигнале U выходное = уровню падения U на открытом диоде VD1. При – напряжении получит стабилитрон VD2 и U вых= U ст. номин.

В момент прохождения сигнала через ноль диод VD1 теряет смещение , а для стабилитрона не выполнено условие наступления Эл. пробоя. В цепи обратной связи нет тока => схема представляет компаратор. Напряжение на выходе скачком изменяется, происходит пробой стабилитрона и устанавливается напряжение.

Фазовый детектор

П озволяет определить фазовый сдвиг между опорными и тестированными сигналами

где N-число сигналов

Структурная схема фазового детектора содержит:

ДН1 (2) - детекторы 0 сигнала

Д1 (2) - дифференциаторы

ГСС - генератор стабилизирующих сигналов

Сч – счетчик ; ДС – дешифратор

Инд – индикатор

Принцип действия

На вход поступает 2 сигнала со сдвигом по фазе, одно из напряжений используется в качестве опорного. Детекторы обнаруживают момент прохождения сигнала через , т.е. определяют t₁ и t₂ .

Дифференциаторы Д1(2) формируют короткий импульс момент состояния выхода ДН1, ДН2 . Такие импульсы служат для управления RS триггера .1 импульсом триггер Шмита устанавливается в единственное положение (вход S ) . 2-м импульсом (вход R(сброса) ), состояние триггера соответствует логическому 0. Т.о. с выхода RS триггера поступает сигнал длительностью ∆t= t₂-t₁. Этот сигнал является управляющим для схемы выборки – получим пр. ключ, который пропускает от генератора сигналов пачку импульсов стандартной частоты fоп на выход за время ∆t. Униполярная последовательность импульсов поступает на двоичный счетчик , где преобразуется в определенное кодовое число N. Далее происходит дешифрация числа N и на индикаторе высвечивается искомый фазовый сдвиг.