8.И2л:осн.Хар-ки.Баз.Лог.Элемент

В качестве основного базового элемента исп-ся инвертор из 2-х транзисторов.

VT1-роль нагруз.резистора(инжектор), VT2-многоканал. ключ,баз.ток VT2 протек.не ч-з резистор,а ч-з pnpVT1,кот. раб. в реж.ист-ка пост.тока.Если на входе А лог.0,то VT2 закр.=>на вых.лог.1.

Особенности: 1.Разл.тип проводимости тр-ров;2.Питание эл-тов осущ-ся от ист.пит.,заданного извне.3.Инжектируе-мый ток может изм-ся в шир.пределах.

+ плотность расп-ния на кристалле;выс.экономичность.

–невыс.быстродействие; низкая помехозащищенность.

Осн.пар-ры:Uп=1,5В;U1 вых=0,7В;U0вых=0,05В;Tздр= 50нс

16.Классификация триггеров. Двухтактные триггеры.

Двухтактные тр.Прием инфы идет поочередно. Строятся 2 способами.Синхр.2ступенч.тр.сост.из 2 ступеней. Запись инфы в 1ступень произв-ся с появл-ем синхроимп., а во 2 ступень–после оконч.дейст.синхроимп.2хступенч.тр. задерж.вых.инфу на время=длит-сти синхроимпульса. Строится 2 способами:1.тр.с разнополярн.упр-ем,где ступени им.соотв.синхровходы

2.тр.с инвертором–ступени идентичны по синхровходам,а для их антисинхр.упр-я в цепь вкл-ся инвертор.

6.Кмдп: осн хар-ки. Базовый лог элем-т

Исп. для снижения энергопотребл-я МДП-схем. Принцип постр-я: паралл. соед-ю тр-ров с одним типом проводимости соотв. последов.соед-е тр-ров с др. типом проводимости, а затворы тр-ров разных типов попарно объединяются и исп. в качест входа в схему.

При подаче на оба входа низкого уровня (0) VT1 и VT4 – закр, т.е. на выходе - выс. уровень напр-я, т.к. VT2 и VT3.

Отличит признак КМДП-схем- отсутствие потр-я тока в статич режиме.

Хаар-ки: коэфф-т использ-я напр-я почти 1, работоспособность при больштх разбросах Uпит=(3…15)В. Серии: К561, К564, К1561.

Uвых0= (0…0.3)Uпит; Uвх1= (0.7…1) Uпит

10. Преобразователи уровней

Для совм.работы лог.эл-в разл.логик исп-ся спец.ИС, кот. согласуют уровни сигналов–преобр-ли уровней(ПУ).В ПУ им-ся лог.эл-ты двух логик и схемы смещения уровней. Питаются от 2х ист-в,характерных для согласуемых серий. Для повыш-я устойчивости исп. стробирование,а в некото-рых–парафазные входы.Для преобр-й из КМДП в ТТЛ логику исп. ПУ1...ПУ5;наоборот–ПУ6...ПУ8

ТТЛЭСЛ К500ПУ124 ЭСЛТТЛ К500ПУ125

Парафазн.вход ослабл.действие помехи,т.к.он восприним. разностный сигнал,а помеха действ.одинаково на оба вхо-да.На пр.вход под-ся осн.сигнал,на инверсный–его инверс. знач-е.Если есть вывод Uоп,то доп-ся на осн. входы пода-вать Uоп,подключ.вывод Uоп к входам др.типа полярности

18. Классификация регистров. Параллельно-последовательные регистры.

Регистры предназн.для принятия,хранения,преобр-ния и выдачи многоразрядных двоичных кодов. Для хранения отд.разрядов числа могут применяться триггеры разл.типов. Задачей записи,преобр-ния и выдачи инфы решают вспомо-гат. комбинац.схемы.Классификация регистров: 1)1.парал. (регистры памяти); 2.последоват. (регистры сдвига); 3.уни-верс.–паралл.-последоват.2)по способу В/В инфы: 1.1фаз-ные–В/В инфы осущ-ся только в прямом или только обр. направл-и; 2.парафазн.-В/В инфы может осущ-ся и в пр., и в обр.виде. Тип В/В кода опр-ся управл. сигналом.

Паралл-послед.регистры-перевод числа из пар.в послед. и наоборот;им.разнотипный вход и выход.

Do-Dn–входы пар. данных;Ds–посл. ввод данных;Qs–посл. выход;С–вход синхр.;R–синхр.сброс рег;Sо,S1–управ.вх.

Р ежимы: 1.Паралл.загрузка: So=1 , S1=0, R=0, с = Z(↓)

2.Вывод в пар.коде: So=0, S1= 1;3.сдвиг кода на К разр. S0=0, S1=0, Ds=0, C→k импульсов; 4.преобр.из посл.кода в паралл. а) S1=0, So=1, C=Z;б) So=0, S1=0, C=n импульсов, где n- разр. числа.5.преобр.из пар.кода в посл. а) S1=1, So=0, Ds- код; б) So=0, S1=0, Ds – код, C→n, n–разр.числа.