
- •1.Выполнение логических операций в алу.
- •2. Режим ожидания
- •Билет 2
- •1. Последовательные устройства. Таблицы состояний и переходов
- •Ввод-вывод по карте памяти
- •Билет 4
- •Переполнение разрядной сетки
- •Билет 5
- •Билет 6
- •Операция умножения в формате чисел с плавающей точкой.
- •Операции сложения и вычитания.
- •Билет 8
- •Билет 9
- •Ассоциативная память.
- •Билет 10
- •Билет 11
- •Билет 12
- •Многоцелевой буферный регистр и его использование в качестве порта.
- •Использование регистра в качестве порта ввода
- •Использование регистра в качестве порта вывода
- •Билет 13
- •Билет 14
- •Универсальный параллельный программируемый интерфейс вв-55
- •Билет 15
- •Выполнение операций сложения
- •Одноразрядный двоичный сумматор.
- •Билет 17
- •5 Управляющих сигналов:
- •Билет 18
- •Перепрограммируемые пзу
- •Интерфейс ацп для асинхронного обмена Билет 19
- •1. Карты Карно
- •Интерфейс озу
- •Билет 20
- •Выполнение операций умножения Выполнение операций умножения
- •Режим ожидания
- •Билет 21
- •Динамическое озу.
- •Прямой доступ к памяти. Контроллер пдп.
- •Билет 22
- •Устройство управления эвм
- •Изолированный ввод-вывод. Ввод-вывод по карте памяти Изолированный ввод-вывод
- •Ввод-вывод по карте памяти
- •Билет 23
- •Выполнение операций вычитания
- •2.Порты ввода-вывода. Порты ввода/вывода
- •Работа порта ввода.
- •Билет 24
- •Пзу с масочным программированием. Программируемые пзу
- •2.Пзу программируемые пользователем 1 раз.
- •Интерфейс ацп с синхронным обменом Билет 26
- •Комбинационные схемы. Таблицы истинности
- •2. Интерфейс пзу
- •Билет 27
- •Выполнение операций вычитания
- •Последовательный интерфейс вв-51
Билет 11
Вентили И, ИЛИ, НЕ, И-НЕ, исключающее ИЛИ
Логические элементы или вентили.
Вентиль И
Вентиль ИЛИ
Вентиль НЕ
Примеры других вентилей
Вентиль И-НЕ
сначала
перемножает, потом инвертирует. Элемент
И-НЕ универсальный.
Универсальный элемент ИЛИ-НЕ.
Вентиль исключающее ИЛИ (сумма по модулю 2).
Х |
Х2 |
У |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
F=X1*X2+X1*X2
Вентиль эквивалентности (равнозначности).
Х |
Х2 |
У |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
Интерфейс ОЗУ
При разработке интерфейса памяти необходимо решить следующие задачи:
Определяем необходимый объем ОЗУ и ПЗУ.
По справочнику выбираем конкретные микросхемы ОЗУ и ПЗУ.
Распределить адресное пространство МП между всеми микросхемами ОЗУ и ПЗУ, то есть каждую микросхему поставить в соответствующий диапазон адресов.
Разработать схему подключения адресных управляющих и информационных линий микросхем памяти к трем шинам МП системы.
И нтерфейс ОЗУ.
Режим чтения.
Временная диаграмма в режиме чтения такая же как при чтении из ПЗУ, то есть в 1 такте МП выдает адрес, если адрес соответствует ОЗУ А10=1, при этом инвертор дает 0 на CS ОЗУ. Микросхема ОЗУ выбирается. Во 2 такте МП формирует сигнал чтения из памяти, данные считываются из ОЗУ и поступают на ШД, а от туда в МП. Номер ячейки ОЗУ задается линиями А0…А9.
Режим записи.
В первом такте МП выдает адрес на ША, если адрес соответствует ОЗУ на линии А10=1, инвертор формирует сигнал выбора микросхемы ОЗУ CS=0. Во 2 такте МП выдает дынные для записи в ОЗУ на ШД. В 3 такте МП формирует сигнал записи из памяти, равный 0. Данные записываются в ячейку ОЗУ, адрес ячейки задается на А0…А9.
Билет 12
Получение функциональной схемы по его таблице
Многоцелевой буферный регистр
Многоцелевой буферный регистр и его использование в качестве порта.
Использование регистра в качестве порта ввода
На вход MD подается «0», выходах DO третье состояние, запроса прерывания нет. Внешнее устройство записывает данные в регистр, подавая импульс STB, при этом формируется запрос прерывания на выходе регистра. Получив запрос, МП узнает о готовности данных для него и считывает их по команде INPUT. При этом на ША появляется адрес устройства, и дешифратор дает «1» на CS2. на ШУ появляется импульс ввода I/OR, открывается DO с третьим состоянием и информация из регистра поступает на ШД, а оттуда в аккумулятор. При этом сигнал INT=0, т.е. убирается запрос прерывания.