13.Средства управления операциями чтения,записи в блоке процессора intel 8085a

14. Микропроцессор intel 8085a его характеристика, назначение выводов

Микропроцессор INTEL 8085A

Микропроцессор INTEL 8085A (отечественный аналог КР1821BM85A) также является усовершенствованным вариантом микропроцессора INTEL 8080A. Эти микропроцессоры программно совместимы как на уровне машинного кода, так и на уровне языка ассемблера.

INTEL 8085A отличается от своего предшественника тем, что имеет:

1. одно напряжение питания +5В;

2. повышенное быстродействие (тактовая частота до 3 МГц);

3. встроенный тактовый генератор;

4. встроенный системный контроллер;

5. встроенная одноуровневая векторная система прерываний;

6. две дополнительные команды установки (SIM) и чтения (RIM) маски системы прерываний;

7. совмещенную (мультиплексированную) шину данных и младшего байта адреса.

Стандартная трехшинная архитектура микропроцессорной системы (MICROBUS) получается при таком мультиплексировании с помощью дополнительного регистра памяти. В этом регистре специальным выходным сигналом микропроцессора ALE фиксируется младший байт адреса. Формирование шины адреса в этом случае поясняет рис.6.1.

Рис.6.1.Формирование шины адреса в микро-ЭВМ на основе микропроцессора INTEL 8085A

Специально для микропроцессора INTEL 8085A были выпущены два типа периферийных интерфейсных микросхем, предназначенных для работы с мультиплексированной шиной адреса/данных. Это:

INTEL 8156 (КР1821РУ55) – ОЗУ с организацией 258 х 8 байт, два восьмибитовых и один 6-ти битовый порт ввода-вывода, 14-битовый программируемый таймер;

INTEL 8755 (КР573РФ10) – перепрограммируемое ПЗУ со стиранием информации ультрафиолетовым излучением емкостью 2К и два восьмиразрядных порта ввода — вывода.

Использование этих микросхем позволяло строить на основе микропроцессора INTEL 8085A очень компактные микро-ЭВМ.

Следующим очевидным шагом эволюции оказалось объединение микропроцессора, постоянной и оперативной памяти, портов ввода-вывода в одном кристалле. Так появились однокристальные микро-ЭВМ.

15.Построение блока памяти для МПУ. Основные характеристики и задачи проектирования блока памяти. Расширение блока памяти по разрядности.

16 Построение блока памяти для МПУ. Основные характеристики и задачи проектирования блока памяти. Расширение блока памяти по объему.

Запоминающие устройства (ЗУ) микропроцессорных систем предназначены для хранения программ и данных.

Основными характеристиками блоков памяти являются:

1. разрядность;

2. объем;

3. быстродействие (время выборки по адресу);

4. потребляемая мощность;

5. устойчивость к возникновению ошибок.

При проектировании ЗУ микропроцессорных систем решают задачи:

1. распределение адресного пространства между оперативным (ОЗУ) и постоянным (ПЗУ) запоминающими устройствами;

2. проектирование требуемого объема и разрядности ОЗУ и ПЗУ;

3. разработка средств сопряжения ОЗУ и ПЗУ с системной шиной.

Запоминающие устройства строятся на основе БИС ЗУ, характеризующихся разрядностью n и объемом N.

Требуемая разрядность n проектируемого ЗУ обеспечивается наращиванием разрядности путем соединения параллельно адресуемых БИС ЗУ, где – разрядность применяемой БИС.

Требуемый объем N обеспечивается наращиванием объема путем соединения последовательно адресуемых блоков ЗУ.

17. Команды пересылки данных. Виды адресации. Внутренние регистры МП.

Команды передачи данных
MOV r1, r2	(r1) ← (r2)
MOV r, M	(r) ← ((H)(L))
MOV M, r	((H)(L)) ← (r)
MVI r, byte	(r) ← (byte)
MVI M, byte	((H)(L)) ← (byte)
LXI rp, dble	(rh) ← (byte3), (rl) ← (byte 2)
LDA adr	(A) ← ((byte3)(byte2))
STA adr	((byte3)(byte2)) ← (A)
LHLD adr	(L) ← ((byte3)(byte2)) (H) ← ((byte3)(byte2)+1)
SHLD adr	((byte3)(byte2)) ← (L) ((byte3)(byte2)+1) ← (H)
LDAX rp	(A) ← ((rp))
STAX rp	((rp)) ← (A)
XCHG	(H) ↔ (D), (L) ↔ (E)

Виды (способы) адресации:

• РЕГИСТРОВАЯ АДРАСАЦИЯ. В команде задается адрес оперативного регистра или пары регистров, где находится соответственно 8- или 16-битовый операнд.

• ПРЯМАЯ АДРЕСАЦИЯ. Адрес М ячейки памяти, где расположен операнд указывается во втором (младшая часть адреса) и в третьем (старшая часть адреса) байтах команды.

• РЕГИСТРОВАЯ КОСВЕННАЯ АДРЕСАЦИЯ. Адрес М в ячейке памяти, где расположен операнд определяется содержимым парного регистра явно или неявно указанного в команде. При этом старший байт адреса находится в первом регистре пары, а младший во втором.

• НЕПОСРЕДСТВЕННАЯ АДРЕСАЦИЯ. Операнд содержится в команде. Для 2-х и 3-х байтовых команд во втором и третьем байтах команды соответственно.

• СТЕКОВАЯ АДРЕСАЦИЯ. Адрес ячейки памяти содерж. операнд находится в указателе стека.

Внутренние регистры МП

18. Команды арифметических и логических операций. Регистра признаков выполнения операций.

Арифметические команды
ADD r	(A) ← (A) + (r)		Z, S, P, CY, AC
ADD M	(A) ← (A) + ((H)(L))		Z, S, P, CY, AC
ADC r	(A) ← (A) + (r) + (CY)		Z, S, P, CY, AC
ADC M	(A) ← (A) + ((H)(L)) + (CY)		Z, S, P, CY, AC
ADI byte	(A) ← (A) + (byte)		Z, S, P, CY, AC
ACI byte	(A) ← (A) + (byte) + (CY)		Z, S, P, CY, AC
SUB r	(A) ← (A) − (r)		Z, S, P, CY, AC
SUB M	(A) ← (A) − ((H)(L))		Z, S, P, CY, AC
SBB r	(A) ← (A) − (r) − (CY)		Z, S, P, CY, AC
SBB M	(A) ← (A) − ((H)(L)) − (CY)		Z, S, P, CY, AC
SUI byte	(A) ← (A) − (byte)		Z, S, P, CY, AC
SBI byte	(A) ← (A) − (byte) − (CY)		Z, S, P, CY, AC
INR r	(r) ← (r) + 1		Z, S, P, AC
INR M	((H)(L)) ← ((H)(L)) + 1		Z, S, P, AC
DCR r	(r) ← (r) − 1		Z, S, P, AC
DCR M	((H)(L)) ← ((H)(L)) − 1		Z, S, P, AC
INX rp	(rh)(rl) ← (rh)(rl) + 1
DCX rp	(rh)(rl) ← (rh)(rl) − 1
DAD rp	(H)(L) ← (H)(L) + (rh)(rl)		CY (при переполнении 16 бит)
DAA	Десятичная коррекция		Z, S, P, CY, AC
Логические команды
ANA r	(A) ← (A) ∧ (r)	Z, S, P, CY=0, AC=1
ANA M	(A) ← (A) ∧ ((H)(L))	Z, S, P, CY=0, AC=1
ANI byte	(A) ← (A) ∧ (byte)	Z, S, P, CY=0, AC=1
XRA r	(A) ← (A) ∨ (r)	Z, S, P, CY=0, AC=0
XRA M	(A) ← (A) ∨ ((H)(L))	Z, S, P, CY=0, AC=0
XRI byte	(A) ← (A) ∨ (byte)	Z, S, P, CY=0, AC=0
ORA r	(A) ← (A) ∨ (r)	Z, S, P, CY=0, AC=0
ORA M	(A) ← (A) ∨ ((H)(L))	Z, S, P, CY=0, AC=0
ORI byte	(A) ← (A) ∨ (byte)	Z, S, P, CY=0, AC=0
CMP r	(A)  (r) [(A) – не изменяется]	[(A)=(r)] ⟹ Z=1, [(A)<(r)] ⟹ CY=1, S, P, AC
CMP M	(A)  ((H)(L)) [(A) – не изменяется]	[(A)=((H)(L))] ⟹ Z=1, [(A)<( (H)(L))] ⟹ CY=1, S, P, AC
CPI byte	(A)  (byte) [(A) – не изменяется]	[(A)=(byte)] ⟹ Z=1, [(A)<(byte)] ⟹ CY=1, S, P, AC
RRC	(bn)←(bn+1), (CY)←(b0), (b7)←(b0)	CY
RLC	(bn+1)←(bn), (CY)←(b7), (b0)←(b7)	CY
RAL	(bn+1)←(bn), (CY)←(b7),(b0)←(CY)	CY
RAR	(bn)←(bn+1), (CY)←(b0),(b7)←(CY)	CY
CMA	(A) ← ()
CMC	(CY) ← ()
STC	(CY) ← 1

Регистр признаков (Индикатор)

Этот 5-разрядный регистр предназначен для индикации результатов выполнения некоторых операций. Пять триггеров этого регистра имеют следующее назначение:

Z — триггер нулевого результата

CY — триггер переноса из старшего разряда

S — триггер знака

P — триггер четности

С' (AC) — триггер вспомогательного переноса из третьего разряда

19. Команды передачи управления и вызова подпрограмм. Стековая память и программный счетчик.

Команды управления

Команды ветвлений и переходов
JMP adr	(PC) ← (byte3)(byte2)
JNZ adr	[Z=0] ⟹ (PC) ← (byte3)(byte2)
JZ adr	[Z=1] ⟹ (PC) ← (byte3)(byte2)
JNC adr	[CY=0] ⟹ (PC) ← (byte3)(byte2)
JC adr	[CY=1] ⟹ (PC) ← (byte3)(byte2)
JPO adr	[P=0] ⟹ (PC) ← (byte3)(byte2)
JPE adr	[P=1] ⟹ (PC) ← (byte3)(byte2)
JP adr	[S=0] ⟹ (PC) ← (byte3)(byte2)
JM adr	[S=1] ⟹ (PC) ← (byte3)(byte2)
HLT	Остановка процессора
NOP	Нет операций

Команды вызова подпрограм

СТЕКОВАЯ ПАМЯТЬ

В МП К580 организуется стековая память, реализующая безадрес­ное задание операндов. В общем случае стек представляет собой груп­пу последовательно пронумерованных регистров или ячеек памяти, снабженных указателем стека, в котором автоматически при записи и считывании устанавливается номер (адрес) последней занятой ячейки стека (вершины стека). При операции занесения в стек слово помеща­ется в следующую по порядку свободную ячейку стека, а при считыва­нии из стека — извлекается последнее поступившее в него слово. Таким образом в стеке реализуется дисциплина обслуживания «последний пришел — первый ушел». Эта дисциплина при обращении к стеку реали­зуется автоматически. Поэтому при операциях со стеком возможно без­адресное задание операнда — команда не содержит адреса ячейки стека, но содержит адрес (или он подразумевается) ячейки памяти или регистра, откуда слово передается в стек или куда загружается из стека.

В рассматриваемом МП используется «перевернутый» стек, т. е. при передаче в стек слова значение УС (адрес вершины стека) уменьша­ется, а при извлечении слова из стека — увеличивается.

Стековая адресация широко используется при работе с подпро­граммами и в процедурах прерывания.

Программный счетчик (ПС, PC) – служит для хранения и изменения адреса выполняемой программы.

Адрес автоматически увеличивается в процессе выполнения команды на 1,2 или 3 в зависимости от формата выполняемой команды.