7. Кодовое представление рациональных чисел в мпу

Необходимость в указании положения запятой отпадает, если место запятой в разрядной сетки машины заранее фиксировано раз и навсегда. Такая форма представления чисел называется представлением с фиксированной запятой (точкой).

Так как числа бывают положительные и отрицательные, то формат (разрядная сетка) машинного изображения разбивается на знаковую часть и поле числа. В поле числа размещается само изображение числа, которое мы будем условно называть мантиссой числа. Для кодирования знака числа используется самый старший разряд разрядной сетки, отведенной для изображения двоичного числа, а остальные разряды отводятся под мантиссу числа. Положение запятой в разрядной сетке строго фиксируется, обычно или правее самого младшего разряда мантиссы, или левее самого старшего. В первом случае число представляется как целое, во втором - как правильная дробь. В настоящее время в подавляющем большинстве в компьютерах в формате с фиксированной точкой представляются целые числа.

В знаковую часть записывается информация о знаке числа. Принято, что знак положительного числа "+" изображается символом 0, а знак отрицательного числа "-" изображается символом 1.

Например, в двоичном коде, используя 6-разрядную сетку, число 7 в форме с фиксированной запятой можно представить в виде:

0.00111₂,

где цифра левее точки это знак числа, а пять цифр правее точки - мантисса числа в прямом коде. Здесь подразумевается, что запятая фиксирована правее младшего разряда, а точка в изображении числа в данном случае просто разделяет знаковый бит от мантиссы числа.

В дальнейшем часто будет использоваться в примерах такой вид представления числа в машинной форме. Можно использовать и другую форму представления числа в машинной форме:

[0]00111₂,

где знаковый разряд выделяется квадратными скобками.

Количество разрядов в разрядной сетке, отведенное для изображения мантиссы числа, определяет диапазон и точность представления числа с фиксированной запятой. Максимальное по абсолютной величине двоичное число изображается единицами во всех разрядах, исключая знаковый, т.е. для целого числа

|A|_max = (2^(n-1) - 1),

где n - полная длина разрядной сетки. В случае 16-разрядной сетки

|A|_max = (2^(16-1) - 1) = 32767₁₀ ,

т.е. диапазон представления целых чисел в этом случае будет от +3276710  до  -3276710 .

Для случая, когда запятая фиксируется правее младшего разряда мантиссы, т.е. для целых чисел, числа, у которых модуль больше, чем

(2^(n-1) - 1) и меньше единицы не представляются в форме с фиксированной запятой. Числа, по абсолютной величине меньше единицы младшего разряда разрядной сетки, называются в этом случае машинным нулем. Отрицательный ноль запрещен.

В некоторых случаях, когда можно оперировать только модулями чисел, вся разрядная сетка, включая самый старший разряд, отводится для представления числа, что позволяет расширить диапазон изображения чисел.

8. Представление десятичных чисел. Суммирование

В десятичной системе чем дальше слева от десятичной пятой находится цифра, тем в большую степень нужно возвести основание системы (число 10), чтобы получить значение этой цифры. В двоичной системе (системе с основанием 2) сдвиг цифры на одну позицию влево означает увеличение на единицу показателя степени, в которую нужно возвести число 2. Так, 2 в степени 0 = 1, 2 в степени 1 = 2, 2 в степени 2 = 4 и т. д. Чтобы найти десятичный эквивалент двоичного числа, достаточно просто заметить, в каких позициях расположены единичные разряды, и сложить их значения.    Чтение двоичных чисел. Поскольку в двоичной системе лишь две цифры, значение разрядов числа возрастает как степень двойки и двоичные числа быстро превращаются в длинные цепочки из 0 и 1. Сложив значения разрядов, в которых находятся единицы, мы получим десятичный зквивалент числа. Так, например, двоичное число 101 - зто 4 плюс 1, т. е. десятичное число 5.       Правила сложения       Как и в десятичной системе счисления, в двоичной 0 плюс 0 равно 0. 0 плюс 1 равно 1, как и в десятичной системе. Однако в третьем возможном случае двоичное сложение отличается от десятичного 1 плюс 1 равно 0, при этом 1 переносится в следующий разряд.      Преобразование десятичного числа в двоичное. Чтобы перевести десятичное число в двоичное, нужно сначала вычесть из него число, равное максимально возможной степени двойки, а затем все время вычитать максимальные степени двойки уже из остатка, ставя единицу в тех позициях, где вычитание возможно, и 0 там, где нет. Цепочка вычитаемых чисел для десятичного числа 43 - это 32 (есть), 16 (нет), 8 (есть), 4 (нет), 2 (есть) и 1 (есть). В результате получаем двоичное число 101011.       Двоичная арифметика. Показанные здесь два набора цифр - это двоичные и соответствующие им десятичные числа. В обоих случаях сложение производят, суммируя цифры по разрядам и перенося избыток влево. В первом десятичном разряде 9+9= 18, 8 записываем, а 1 переносим. В первом двоичном разряде 1+1 = 10 (это не «десять», а «один, ноль»), 0 записываем, 1 переносим. Таким образом, в следующем двоичном разряде получим 1+1 = 10 (один, ноль), плюс перенос 1, итого 11, правую 1 записываем, левую переносим. Правильность полученной двоичной суммы проверяем, преобразуя ее обратно к десятичному виду.

9. ПРИНЦИПЫ ОРГАНИЗАЦИИ МИКРОПРОЦЕССОРНЫХ УСТРОЙСТВ

В основу построения МПУ положено три принципа:

• магистральности

• модульности

• микропрограммного управления

- Принцип магистральности определяет характер связей между функциональными блоками МПУ – все блоки соединяются с помощью единой системной шиной. - Принцип модульности заключается в том, что система строится на основе ограниченного количества типов конструктивно и функционально завершённых модулей. Каждый модуль МПУ имеет вход управления третьим (высокоимпедансным) состоянием. Этот вход называется CS (Chip Select) – выбор кристалла или OE (Output Enable) – разрешение выхода. - Принципы магистральности и модульности позволяют наращивать возможности МП с помощью присоединения других модулей. - Принцип микропрограммного управления заключается в возможности совершения элементарных операций – микрокоманд (смещения, пересылки информации, логических операций). Определённой комбинацией микрокоманд можно создать набор команд, который будет максимально отвечать назначению системы.

В состав МПУ входят: центральный процессор (ЦП); постоянное запоминающее устройство (ПЗУ); оперативное  запоминающее устройство (ОЗУ); система прерываний; таймер; устройства ввода/вывода (УВВ), подсоединённые к системной шине через интерфейсы ввода/вывода. ПЗУ и ОЗУ составляют систему памяти, предназначенную для хранения программ и данных. Модуль ЦП обрабатывает данные и управляет всеми остальными модулями системы. Модуль ЦП, кроме БИС микропроцессора, содержит схемы синхронизации и интерфейса с системной шиной. Он выбирает коды команд из памяти, дешифрует и выполняет их. На протяжении выполнения команды ЦП выполняет следующие действия: выставляет адрес команды на шину адреса; получает код команды из памяти и дешифрует его; вычисляет адрес операнда и считывает данные; выполняет операцию, определённую командой; воспринимает внешние управляющие сигналы (например, запросы прерываний); генерирует сигналы состояния и управления, необходимые для работы памяти и УВВ.

УВВ или внешние устройства – это устройства, предназначенные для ввода информации в МП или вывода информации из него. Примерами УВВ является дисплей, устройства печати, клавиатура, АЦП и ЦАП и т. д. Для соединения УВВ с системной шиной их сигналы должны соответствовать определённым стандартам. Это достигается при помощи интерфейсов ввода/вывода. Устройства ввода/вывода выполняют функцию согласования сигналов УВВ с сигналами системной шины МП. Их называют также контроллерами или адаптерами. Микропроцессор обращается к интерфейсам при помощи специальных команд ввода/вывода. Система прерываний позволяет МПС реагировать на внешние сигналы – запасы прерываний, источниками которых могут быть: сигналы готовности от внешних устройств, сигналы с выходов датчиков, сигналы от генераторов. С появлением запроса прерывания ЦП прерывает основную программу и переходит к выполнению подпрограммы обработки прерывания. Для построения системы прерываний микропроцессорные комплекты содержат БИС специализированных программированных контроллеров прерываний. Таймер предназначен для реализации функций, связанных с отсчётом времени. После того, как МП загружает в таймер число, которое задаёт частоту, задержку или коэффициент деления, таймер реализует необходимую функцию самостоятельно.

10. СТРУКТУРА ПРОЦЕССОРНОГО БЛОКА. ИСХОДНЫЕ ДАННЫЕ И ЗАДАЧИ, РЕШАЕМЫЕ ПРИ ЕГО ПРОЕКТИРОВАНИИ.

Процессор предназначен для реализации алгоритмов обработки информации в соответствии с набором функций, выполняемых МП системой и для управления работой устройств системы в соответствии с принципом программного управления. Структура блока процессора зависит от применяемого микропроцессора или микроконтроллера. В случае применения однокристального МП или МК, структура процессора напрямую определяется их структурой. В случае использования модульного МП(селекционного) структура блока процессора может определиться самим разработчиком. Исходной информацией к проектированию процессора является архитектура применяемого МП. При проектировании процессора необходимо определить типы и форматы данных, операции над ними, состав и организацию адресного пространства, форматы адресных слов, систему команд, способ хранения и адресации информации, структуру внутреннего интерфейса.

Основные задачи, решаемые при проектировании: 1) Разработка средств синхронизации БП 2) проектирование интерфейса шины данных и адреса. 3) разработка средств доступа к системной шине 4) разработка средств организации и управления операциями чтения записи на системную шину 5) разработка средств поддержки различных режимов работы процессора.

Структура блока процессора:

11. Построение процессорного блока на базе микропроцессора Intel 8085A

Микропроцессорный блок является центральным блоком микропроцессорной системы. Он обеспечивает управление и синхронизацию работы всего устройства, обеспечивает приём, выдачу, хранение и обработку данных, поступающих через системную шину. На МП 8085А реализуют процессоры с полусовмещённой системной шиной, раздельной однопользовательской или многопользовательской шинами. Рассмотрим более подробно структуру процессорного блока с раздельной однопользовательской системной шиной (рис).

МП 8085А питается от единого источника +5 В, выполнен по КМОП технологии, адресует пространство памяти объёмом 64К байт, адресное пространство внешних устройств 256 байт. Данный МП имеет встроенный системный генератор, частота которого определяется внешним кварцевым резонатором, RC-цепочкой, LC-контуром или внешним источником, подключаемым ко входам Х1 и Х2. На выходы CLKO и RESO выдаются сигналы синхронизации и начальной установки устройств ввода/вывода, располагаемых на системной шине. Внутренний системный контроллер формирует общие для ЗУ и ВУ сигналы чтения/записи на трёхстабильные выходы RD, WR, а для разделения доступа к ЗУ или ВУ используется выход IO/M. Управляющие сигналы формирует ИС мультиплексора К555КП11. Адресная шина полусовмещённая – на выводы А15-А8 выставляется старший байт адреса ЗУ или адрес ВУ на весь интервал обращения к ЗУ/ВУ, а на выводы AD7-AD0 – в режиме разделения времени вначале младший байт адреса ЗУ или адрес ВУ, а затем данные. Адрес на шине AD7-AD0 сопровождается адресным стробом на выходе ALE, по которому он фиксируется во внешнем регистре. Буферный регистр адреса выполнен на ИС КР580ИР82, а формирователь шины данных на ИС КР580ВА86, что обеспечивает её нагрузочную способность 30 мА. Состояние процессора выдаётся на выходы ST1, ST0, где ST0 определяет цикл записи, а ST1 – цикл чтения. Направление передачи данных двунаправленным шинным формирователем КР580ВА86 определяется сигналом S1.