Раздел 2. Занятие 3. Архитектура процессора i80286 Основные сведения

Производство процессора i80286 начато в 1982 году. В состав i80286 входят 130 000 транзисторов, что позволило смоделировать все функции процессоров i8088/8086 и ввести новые функциональные возможности. В составе процессора 180286 есть 4 конвейерных устройства: командное устройство (IU), операционное устройство (ЕU), адресное устройство (АU) и шинное устройство (ВU). Повышение производительности можно оценить примерно в 3.5 раза выше МП 18088 и в 2.5 раза выше МП 18086. Значительное повышение производительности МП i80286 связано с конвейеризацией и повышением тактовой частоты до 12,5 МГц. Процессор может работать в двух режимах: реальном и защищенном. В реальном режиме по 20-разрядной шине адреса возможна адресация физической памяти до 1 Мб. Процессор может обращаться к 65536 портам ввода вывода. В защищенном режиме виртуальной адресации можно иметь доступ по 24-разрядной шине адреса к 16 Мб физической памяти и 1Гб виртуальной для каждой задачи.

Благодаря встроенной функции переключения задач i80286 имеет новую мульти задачную архитектуру, поддерживающую несколько программных сред, называемых задачами, с возможностью простого переключения с одной задачи на другую. Наличие иерархических уровней привилегий приводит к защищенной архитектуре, повышающей надежность микропроцессорных систем. Для повышения производительности микропроцессор i80286 разбит на четыре блока, работающих независимо. Эти блоки обрабатывают команды в конвейерном режиме по принципу совмещения операций.

При проектировании процессора i8028 была поставлена цель добиться выполнения 1,5 млн команд в секунду. Средняя команда имеет длину 2,39 байт и производит 0,63 чтений и записей данных. Следовательно, на выполнение средней команды требуется 1,83 шинного цикла, шинный цикл (без тактов ожидания) занимает два такта. Таким образом, у 180286 пропускная способность шины достаточна для поддержки 2,2 млн команд в секунду [8МГц/(1,83*2)=2,2].

Рис. 5 – Структурная схема процессора i80286

Таблица 1 – Состояния процессора

Раздел 3. Занятие 4: Процессоры класса Pentium, архитектура и общие характеристики Основные сведения

Процессоры Pentium фирмы Pentium представляют пятое поколение процессоров семейства 30x36, которое включало следующие модели: процессоры Pentium 510У60, 567\66, 735\90, 815М00. Первые процессоры были выполнены по 0.8 микронной В1СМ05 технологии; содержали около 3.1 миллиона транзисторов. Процессоры имеют 32-разрядную внутреннюю архитектуру, 64- разрядную внешнюю шину данных и 32-разрядную шину адреса. В процессорах второго поколения применяется внутреннее умножение частоты, при этом интерфейсные схемы внешней системной шины работают на частотах 50, 60 или 66,66 МГц, а ядро процессора работает на более высокой частоте (75, 90, 100, 120, 133, 150, 166, 180 и 200 МГц) . Разделение частот позволяет реализовать достижения технологии изготовления процессоров, существенно опережающие возможности повышения производительности памяти и других традиционных компонентов компьютера. Коэффициент умножения (1,5, 2, 2,5 или 3). Характерные особенности Pentium процессора.

Супер скалярная архитектура: процессор имеет два параллельно работающих конвейера обработки (U-конвейер с полным набором инструкций и V-конвейер с несколько ограниченным набором), благодаря чему он способен одновременно выполнять две инструкции. Однако преимущества этой архитектуры полностью реализуются только при специальном режиме компиляции ПО. Внутренний (Level 1) кэш данных объемом 8 Кбайт в отличие от 486 работает с отложенной (до освобождения внешней шины) записью и настраивается на режим сквозной или обратной записи, поддерживая протокол МЕ51. Применение технологии динамического предсказания ветвлений совместно с выделенным внутренним кэшем команд объемом 8 Кбайт обеспечивает максимальную загрузку конвейеров. Встроенный сопроцессор за счет архитектурных улучшений (конвейеризации) в 2-10 раз превосходит FPU-487 по производительности. Внешняя шина данных ради повышения производительности имеет разрядность 64 бит, что требует соответствующей организации памяти. Применена конвейерная адресация шинных циклов.

Введена возможность построения функционально избыточной двухпроцессорной системы. Реализован интерфейс построения двухпроцессорных систем с симметричной архитектурой (начиная со второго поколения Pentium). Применено выявление ошибок внутренних устройств (внутренний контроль паритета) и внешнего интерфейса шины, контролируется паритет шины адреса.

Введена возможность оперирования страницами размером 4 Мб (вместо 4 Кб) в режиме страничной переадресации (Paging). Введены средства управления энергопотреблением . Сокращено время (количество тактов) выполнения инструкций. Введена трассировка инструкций и мониторинг производительности. Расширены возможности виртуального режима — введена виртуализация флага прерываний. Все Pentium -процессоры имеют средства ЗММ (SystemManagementMode - режим системного управления), возможности которых расширялись по мере появления новых моделей. Введено несколько новых инструкций, в том числе распознавания семейства и модели CPU. Подобно процессору Intel486, в процессоре Pentium используется следующий пятиступенчатый конвейер для поэтапной обработки команд:

• предвыборка команд (РF - Prefect) ;

• декодирование команд (D1 – InstructionDecode) ;

• формирование адреса (D2 – AddressGenerate);

• выполнение команды в АЛУ и доступ к кэш-памяти (EX - Execute) ;

• обратная запись (WB – WriteBack).

Процессор Pentium может одновременно выполнять две команды. Для этого они должны удовлетворять следующим условиям:

• обе команды в паре обязаны быть «простыми» в смысле, определенном ниже;

• между ними не должно быть регистровых зависимостей типа «чтение после записи» или «запись после записи» (read-after-writeorwrite-after_write);

• ни одна из команд не может содержать смещение (displacement) и непосредственный операнд;

• команды с префиксами (за исключением ОF в командах перехода JCC) могут встречаться только в U-конвейере.

Кэш-память программного кода и данных Pentium процессора содержит по 8 Кбайт информации каждая, и каждая организована как набор двухканального ассоциативного кэша - предназначенная для записи только предварительно просмотренного специфицированного 32-байтного сегмента, при чем быстрее, чем внешний кэш. Блок предсказания правильного адреса перехода прогнозирует, какая ветвь программы будет затребована, основываясь на допущении, что предыдущая ветвь та, которая была пройдена будет использоваться снова. Pentium процессор выполняет предсказание правильного адреса перехода, используя специальный буфер предсказания перехода (ВТВ – branchtargetbuffer) .

Pentium процессор позволяет выполнять математические вычисления на более высоком уровне благодаря использованию усовершенствованного встроенного блока вычислений с плавающей запятой, который включает восьми тактовый конвейер и аппаратно реализованные основные математические функции. Четырех тактовые конвейерные команды вычислений с плавающей запятой дополняют четырех тактовую целочисленную конвейеризацию. Большая часть команд вычислений с плавающей запятой могут выполняться в одном целочисленном конвейере, после чего подаются в конвейер вычислений с плавающей запятой. Интерфейс процессора Pentium, начиная со второго поколения, позволяет на одной локальной системной шине устанавливать два процессора. Целью объединения является либо использование симметричной мультипроцессорной обработки SMP (SymmetricMulti-Processing), либо построение функционально избыточных систем FRC (FunctionalRedundancyChecking) .

Рис. 6 – Обобщенная структурная схема процессора Pentium

Рис. 7 – Работа конвейера процессора Pentium

Рис. 8 – Работа конвейера при обращении к кэш-памяти