9 Задание

Рисунок 6 - ГСА

Таблица 1 – Условия

Вариант	Тип УА		Способ кодирования			Тип синхронных триггеров				ГСА
	Мили	Мура	Трив.	Эфф. 1	Эфф. 2	RS	D	T	JK
5		+			+	+				2.10

Таблица 2 - Микрооперации

Yi	микрооперации
	y1	y2	y3	y4	y5	y6	y7
Y1	0	0	0	1	1	1	0
Y2	1	0	1	0	0	0	0
Y3	1	0	1	0	1	0	0
Y4	0	0	0	0	1	0	1
Y5	1	1	1	0	0	1	0
Y6	0	1	0	1	0	0	1
Y7	1	1	0	1	0	1	1
Y8	1	0	1	0	1	1	0
Y9	1	1	0	0	0	0	0
Y10	0	0	1	1	0	0	1

10 Синтез

10.1 Разметка ГСА

Рис 7 – Размеченная ГСА

10.2 Составление таблицы состояний автомата

Таблица 3 – Таблица переходов

am , Y(am)	as	X(am, as)
a1 y4, y3, y6	a2
	a2	x1,
	a8	x1,x2
a2 y1, y3, y5	a5	x4,x5
	a3	,x2
	a4	x4,
	a7	,
a3 y5, y7	a5	1
a4 y1, y3	a5	1
a5 y1, y2, y4, y6, y7	a6	1
a6 y2, y3, y5, y6	a7	1
a7 y1, y3, y5	a1	1
a8 y1, y3	a9	x3
	a4	,
	a5	, x5
a9 y1, y2, y3, y6	a8	x6, x4
	a10	x6,
	a10
a10 y2, y4, y7	a7	1

После разметки ГСА, оказалось, что множество состояний следующее:

A = {a_1, …_, a₁₃}

Мощность множества равна:

|A| = 13

Потребное количество триггеров равно:

r = ]log₂|A|[ = ]log₂13[ = 4

Таблица 4 – Состояния автомата

Qn	d3	d2	d1	d0	кол-во выходных сигналов
am
a5	0	0	0	1	5
a9	0	0	1	0	4
a6	0	1	0	0	4
a1	1	0	0	0	3
a2	0	0	1	1	3
a7	0	1	1	0	3
a10	1	1	0	0	3
a4	1	0	0	1	2
a3	1	0	1	0	2
a8	0	1	0	1	2

10.3 Составление структурной таблицы переходов и выходов

Таблица 5 – Расширенная таблица переходов

am, Y(am)	K(am)				as	K(as)				X(am,as)	F(am,as)
	Q3	Q2	Q1	Q0		Q3	Q2	Q1	Q0		f3	f2	f1	f0
a1 y4, y3, y6	1	0	0	0	a2	0	0	1	1		0	0	1	1
					a2	0	0	1	1	x1,	0	0	1	1
					a8	0	1	0	1	x1,x2	0	1	0	1
a2 y1, y3, y5	0	0	1	1	a5	0	0	0	1	x4,x5	0	0	0	1
					a3	1	0	1	0	,x2	1	0	1	0
					a4	1	0	0	1	x4,	1	0	0	1
					a7	0	1	1	0	,	0	1	1	0
a3 y5, y7	1	0	1	0	a5	0	0	0	1	1	0	0	0	1
a4 y1, y3	1	0	0	1	a5	0	0	0	1	1	0	0	0	1
a5 y1, y2, y4, y6, y7	0	0	0	1	a6	0	1	0	0	1	0	1	0	0
a6 y2, y3, y5, y6	0	1	0	0	a7	0	1	1	0	1	0	1	1	0
a7 y1, y3, y5	0	1	1	0	a1	1	0	0	0	1	1	0	0	0
a8 y1, y3	0	1	0	1	a9	0	0	1	0	x3	0	0	1	0
					a4	1	0	0	1	,	1	0	0	1
					a5	0	0	0	1	, x5	0	0	0	1
a9 y1, y2, y3, y6	0	0	1	0	a8	0	1	0	1	x6, x4	0	1	0	1
					a10	1	1	0	0	x6,	1	1	0	0
					a10	1	1	0	0		1	1	0	0
a10 y2, y4, y7	1	1	0	0	a7	0	1	1	0	1	0	1	1	0

10.4 Детализация блока памяти

d₀

f₀

d₁

f₁

d₂

f₂

d₃

f₃

“1”

“S”

“НУ”

Рисунок 8 – Детализированный блок памяти

10.5 Канонический синтез логического преобразователя

Составим уравнения для функций возбуждения блока памяти:

Составим уравнения для функций выхода:

10.6 Минимизация логических функций возбуждения и выходов

Таблица 6 – Таблица фиктивных переменных

В итоге, получим:

f₀=Z₁+Z₂+Z₃+Z₄+Z₅+Z₆

f₁=Z₇+Z₈+Z₉+Z₁₀+Z₁₁+Z₁₂

f₂= Z₁₃+Z₁₄+Z₁₅+Z₁₀+Z₁₆+Z₁₇

f₃=Z₁₈+Z₁₉+Z₂₀+Z₂₁+Z₂₂+Z₂₃

Функции выходов:

y₁=Z₂₄+Z₄+Z₁₅+Z₂₀+Z₁₀+Z₁₆

y₂=Z₁₅+Z₁₀+Z₁₆+Z₁₇

y₃=Z₄+Z₂₄+Z₂₅+Z₂₀+Z₁₀+Z₂₄

y₄=Z₁+Z₁₅+Z₁₇

y₅=Z₂₄+Z₃+Z₂₅+Z₂₀

y₆=Z₁+Z₂₅+Z₁₆

y₇=Z₁₀+Z₁₅+Z₁₇

Заключение

В рамках данного курсового проекта конечной целью проектирования является синтез (разработка) схемы электрической функциональной заданного синхронного управляющего автомата. Элементным базисом для синтеза являются двухуровневая программируемая логическая матрица (ПЛМ) с требуемыми характеристиками и комбинированными синхронными RS-триггерами.

В ходе выполнения курсовой работы:

- получил практические навыки по организации процесса проектирования синхронных управляющих автоматов;

- продемонстрировал практические способности по использованию математической модели типа Мура для структурной и функциональной последовательной детализации проектируемого управляющего автомата;

- закрепил методы логического синтеза и минимизации комбинационной части УА.