Выполнение перехода на микропрограммном уровне.
В том случае, если необходимо на микропрограммном уровне выполнить команду перехода, то адрес следующей выполняемой микрокоманды будет состоять из 2-х частей:
1. основной(базовой) части(адрес микрокоманды), который выбирается(хранится) в адресном поле предыдущей микрокоманды
2.значение признаковых триггеров, которые определяют младшую часть адреса микропрограммы. Значение признаковых триггеров формируется в оперативной части центрального процессора. Таким образом при выполнении операции перехода на микропрограммном уровне в зависимости от условия , которое содержится на признаковом триггере, будет сформировано 2 адрес, отличающихся младшими разрядами(см. выполнение операции умножения в АЛУ)
Адрес микрокоманды:
Основная часть признаковый триггер
Базовая часть младшая часть адреса
Пример: Фрагмент микропрограммы выполнения операции умножения. Положим, что базовая часть адреса соответствует 100…10, то тогда если признаковый триггер равен 0, то адрес микрокоманды соответствует 100…10 1,если признаковый триггер равен 1, то адрес микрокоманды соответствует 100…10 1
базовая признаковый
часть триггер
Микрокоманда,до выполнения операции м/п условного перехода ( проверка признак. тр.)
у
словного
перехода на микропрогр.уровне
содержит в адресном поле адреса
100…100
0 нет
да 1
РА=0
PA=Pi
Vj Vi
100…100 100…101
В адресной части микрокоманды перехода содержится база
В качестве признакового триггера при выполнении операции умножения выступает младший разряд множителя.
Если младший разряд(признаковый триггер)=1 в соответствии с алгоритмом вырабатывается управляющий сигнал Vi,( пересылка информации с одного регистра на другой). Тогда микрокоманда, которая предназначена для выработки сигнала Vi должна храниться в памяти по адресу 100…10 1, а в младший разряд подставим значение признакового триггера, т.е. 1.
В том случае если признаковый триггер = 0(необходимо обнулить регистр). Это обнуление осуществляется под управлением сигнала Vj. Поэтому эта команда хранится по адресу 100…10 0
Обобщённая структурная схема микропрограммного устройства управления.
БФА- блок формирования адреса
РАМК- регистр адреса микрокоманд
Дш- дешифратор
РМК- регистр микрокоманд
БФА предназначен для формирования адреса с учётом команд перехода на микропрограммном уровне. При появлении команд перехода в микропрограмме старшая часть адреса выбирается из адресной части микрокоманды, а младшая часть соответствует признаковым триггерам в операционной части. Из адресной части микрокоманд поступает адрес. В случае команды перехода на микропрограммном уровне, из адресной части выбирается базовая часть адреса.
А
ппаратная
реализация УУ(схемная реализация или
УУ с жёсткой логикой)
Vi
&
k j
Дш
Дш
ГТИ
СчТИ
коп
РК
ГТИ – генератор тактовых импульсов.
СчТИ – счётчик тактовых импульсов.
В каждый такт ГТИ формирует тактовый импульс. СчТИ это всё подсчитывает (содержит номера тактов). Номер текущего такта подаётся на Дш, и дешифратор преобразует его в соответствующий сигнал: к в к, 1 в 1, 3 в 3 и т.д.
-
Если для j-той команды в к-том такте необходимо выработать управляющий сигнал Vi, то для этого необходимо воспользоваться схемой (*):
(*)
Vi
&
k j
Дш
Дш
ГТИ
СчТИ
коп
РК
-
Если для j-той команды необходимо выработать сигнал Vi в двух тактах, то пользуемся для этого схемой (**):
(**)
Vi
&
Дш
Дш
l
k j
Дш
Дш
ГТИ
СчТИ
коп
РК
Пример горизонтального аппаратного УУ, схема Уилкса.
|
№ Т |
Vi |
|
T1 |
V1 |
|
T2 |
V2 |
|
T3 |
V3,V4 |
|
T4 |
V5 |
|
T5 |
V6 |
|
T6 |
V7,V9 |
|
T7 |
V2,V6 |
|
T8 |
V7,V8 |
|
T9 |
V2 |
|
T10 |
V10 |
|
T11 |
V11 |
|
T12 |
V12 |
|
T13 |
V13 |
Г
Т
И
С
ч
Т
И
Д
ш
&
V1
&
V2
&
V4
&
V5
&
V6
& 1 1
V7 V6
V2
V9
&
V2
V6
& 1
V7
V8
&
V2
&
V10
&
V11
&
V12
&
V13
j
Дш
коп
РК
Сравнение микропрограммной и аппаратной реализации УУ
1.Стоимость.
Чем больше микрокоманда, тем дороже обойдётся(микропрограммное лучше)
2. Быстродействие.
Аппаратная реализация более быстрая
3.Надёжность
У микропрограммной надёжность выше.
4.Сроки проектирования
У микропрограммной сроки проектирования сокращаются, т.к. надо только написать, а дальше всё автоматизируется.
Организация АЛУ
I Выполнение операций в АЛУ для чисел с фиксированной точкой
АЛУ для выполнения операций сложения и вычитания над числами с фиксированной точкой.
Любое число с фиксированной точкой имеет 7 разрядов
Пример
x-y
5-3
Прямой код 5=0.0101, обратный код -5=1.1010+1=1.1011
3=0.0011
0.0101
1.1101
0.0010
Одноразрядный сумматор
При выполнение операции вычитания x-y, уменьшаемое x подается на регистр РВ, вычитаемое e подается на регистр Р1; чтобы получить дополнительный код y информацию с Р1 на РА записывают в обратном коде, то есть инвертируется, снимается информация с инверсных выходов регистра Р1 при перезаписи.
В сумматоре складывается содержимое РА и РВ и +1 к младшему разряду.
Таким образом, в сумматоре к уменьшаемому x прибавляется дополнительный код вычитаемого y. На регистре РС фиксируется результат выполненной операции, который затем по шине выхода записывается в память. На признаковых триггерах фиксируется Т-признак - результат выполненной операции, то есть больше, меньше или равно нулю, или переполнение (формат чисел с фиксированной и плавающей точкой в обратном и дополнительном коде).
При выполнение операции сложения на регистры РВ и Р1 заносятся два слагаемых. На РА и Р1 передается без изменения. В АЛУ суммируются два числа РА и РВ, результат заносится на РС и Т-признак.
Пример
(-3) – (-5)
