
- •Принцип построения процессорных устройств
- •Принцип разработки цифровых автоматов
- •Разработка цифрового автомата по алгоритму функционирования.
- •3.1. Определение состояний составляющего устройства.
- •3.2. Построение графа функционирования управляющего устройства
- •3.3. Построение таблицы функционирования цифрового автомата
- •3.4. Составление логических уравнений
- •4.Выбор микросхем по заданному базису, их учет, расчет мощности
- •Триггеры.
- •Логические элементы.
- •5. Исследования работы цифрового автомата на переходе
3.4. Составление логических уравнений
По таблице функционирования комбинационного узла цифрового автомата составляются аналитические выражения в совершенной дизъюнктивной нормальной форме (СДНФ) для выходных сигналов Y1-Y6 и для входных сигналов триггеров J, K.
СДНФ функции столько раз содержит конъюнкцию аргументов, сколько раз она равна 1, если аргумент равен 0, то он записывается с инверсией, если аргумент равен 1, то без инверсии. Между отдельными выражениями ставится знак дизъюнкция.
После записи каждого выражения в СДНФ, выполняется его упрощение, если это возможно , методом Квайна, который основан на последовательном применении двух операций: операции склеивания и операции поглощения.
Для автомата Мили аргументами являются исходные состояния А и признаки Х.
Значения аналитических выражений для выходных сигналов Y и сигналов управления состоянием триггеров представлены в базисе И, ИЛИ, НЕ.
Анализируя логические элементы заданной серии 555 можно сделать вывод, что строить комбинационный узел по аналитическим выражениям , записанным в операции конъюнкции и дизъюнкции имеют только по два входа. Более оптимальным является вариант построения комбинационного узла цифрового автомата с использованием элементов И-НЕ, так как в заданном базисе представлены элементы Шеффера, имеющие по два входа, по три, по четыре, по восемь входов.
Преобразование аналитических выражений из базиса И, ИЛИ, НЕ в базис И, НЕ осуществляется с использованием ЗАКОНА ДВОЙНОГО ОТРИЦАНИЯ и формуле Де Моргана.
Y1 = A0 v A1 v A2v A3 * X3 v A5 v A7 * X5 v A9 * X4
Y2 = A0 v A5 v A6 * X1 v A8
Y3 = A0 v A1 v A2 v A4 * X2 v A8 v A7 v A9 * X4
Y4 = A6 * X1 v A7 * X5
Y5 = A1 v A3 v A5 v A6 * X1 v A8 v A7 * X5
Y6 = A2 V A3 * X3 V A6 *X1 V A7 * X5 V A9 *X4
J4 = A6 * X1
K4 = A9
J3 = A3 v A9 * X4
K3 = A6 * X1 v A7 * X5
J2 = A1 v A5 v A9 * X4
K2 = A3 v A6 * X1 v A7 * X5
J1 = A0 v A2 v A4 * X2 v A6 * X1 v A8
K1 = A1 V A3 * X3 V A5 V A7 V A9 * X4
У1 = A0 v A1 v A2 v A3 * X3 v A5 v A7 * X5 v A9 * X4 = A0|A1|A2|(A3|X3)|A5|(A7|X5)|(A9|X4)
Y2 = A0|A5|(A6|X1)|A8
Y3 = A0|A1|A2|(A4|X2)|A8|A7|(A9|X4)
Y4 = (A6|X1)|(A7|X5)
Y5 = A1|A3|A5|(A6|X1)|A8|(A7|X5)
Y6 = A2|(A3|X3)|(A6|X1)|(A7|X5)|(A9|X4)
J4 = (A6|X1)
K4 = A9
J3 = A3|(A9|X4)
K3 = (A6|X1)|(A7|X5)
J2 = A1|A5|(A9|X4)
K2 = A3|(A6|X1)|(A7|X5)
J1 = A0|A2|(A4|X2)|(A6|X1)|A8
K1 = A1|(A3|X3)|A5|A7|(A9|X4)
Анализируются получившиеся аналитические выражения, и определяется вариант более простой схемы комбинационного узла цифрового автомата, так как в функциях есть повторяющиеся выражения. Присваивается каждому выражению в скобках порядковый номер, если выражение повторяется, то повторяем и его номер.
До построения схемы цифрового автомата проводится анализ всех выполненных в схеме соединений.
4.Выбор микросхем по заданному базису, их учет, расчет мощности
Для построения схемы микропроцессорного автомата выбраны микросхемы серии 555, имеющие технологию изготовления ТТЛШ.
Основные параметры:
Напряжение источника питания Uист=+5 В
Уровень логической 1 U1=2.7 В
Уровень логического 0 U0=0.5 В
Схема МПА включает в себя следующие микросхемы:
-Дешифратор.
Дешифратор типа ИД6 — полный, имеет четыре адресных входа. 1,2,4,8, два входа стробирования E1, E2 и шестнадцать выходов 0-15. Если на обоих входах стробирования уровни логического 0, то на том их выходов, номер которого соответствует значению двоичного входного кода, будет уровень логического 0, на остальных выходах — логической 1. Если хотя бы на одном из входов стробирования уровень логической 1, то независимо от состояния входов на всех выходах ИД формируется 1. Увеличить разрядность дешифратора можно, используя входы стробирования.
Микросхема ИД6 — двоично-десятичный шифратор. Он преобразует двоичный код, поступающий на входы А0-А15 в сигнал низкого уровня, появляющийся на десятичном входе 0...15. Состояние дешифратора приведены в таблице №5.
Таблица №5. Состояние учета микросхем.
№ п/п |
Обозначение на схеме |
Тип МКС |
Кол-во элементов |
Кол-во МКС |
Выполняемая функция |
1 |
DD1 |
К555ИД6 |
1 |
1 |
DC 4*10 |
2 |
DD2 – DD7.2 |
К555ЛА3 |
22 |
6 |
4 ЛЭ 2 И-НЕ |
3 |
DD8 |
К555ЛА4 |
2 |
1 |
3 ЛЭ 3 И-НЕ |
4 |
DD9 |
К555ЛА1 |
1 |
1 |
2 ЛЭ 4 И-НЕ |
5 |
DD10 –DD15 |
К555ЛА2 |
5 |
5 |
1 ЛЭ 8 И-НЕ |
6 |
DD16 –17 |
К555ТВ6 |
4 |
2 |
2синхр.JKтриггера |
Электрические параметры всех выбранных микросхем представлены в таблице 6.
Напряжение питания всех микросхем Ucc= 5 В.
Таблица 6. Таблица электрических параметров микросхем
Тип микросхемы |
U0, В |
U1, В |
I0пот, мА |
I1пот, мА |
Iпот, мА |
Pпот, мВт |
Кол-во МКС |
Pпот общ, мВт |
555ИД6 |
0,5 |
2,5 |
- |
- |
13 |
65 |
1 |
65 |
555ЛА3 |
0,5 |
2,7 |
4,4 |
1,6 |
3 |
15 |
6 |
90 |
555ЛА4 |
0,5 |
2,7 |
3,3 |
1,2 |
2,25 |
11,25 |
1 |
11,25 |
555ЛА1 |
0,5 |
2,7 |
2,2 |
0,8 |
1,5 |
7,5 |
1 |
7.5 |
555ЛА2 |
0,5 |
2,7 |
1,1 |
0,5 |
0,8 |
4 |
5 |
20 |
555ТВ6 |
0,5 |
2,7 |
- |
- |
8 |
40 |
2 |
80 |
Итог потребляемая мощность ЦА |
273.75 |