5 Лекция Архитектура однокристального 8-разрядного микропроцессора.

Цель: изучение архитектуры однокристального 8-разрядного микропроцессора.

Задачи:

1. Рассмотреть схему однокристального 8-разрядного микропроцессора.

2. Изучить основные блоки однокристального 8-разрядного микропроцессора.

3. Изучить входные и выходные сигналы однокристального 8-разрядного микропроцессора.

Учебная информация

Схема однокристального 8-разрядного микропроцессора имеет единую внутреннюю 8-разрядную шину, по которой передаются данные, коды команд и адреса. Структурная схема (рис. ) содержит: устройство управления (УУ), дешифратор команд (ДШК), регистр команд (РК), арифметико-логическое устройство (АЛУ), аккумулятор (А), временной аккумулятор (ВА), временной регистр (ВР), регистр флагов F, блок 8-разрядных регистров общего назначения (РОН), мультиплексор, указатель стека (Stack Pointer SP), указатель команд (Instruction Pointer IP), буферный регистр адреса (БА), буферный регистр данных (БД), схему инкремента/декремента (СИД). Структурная схема обобщенного однокристального 8-разрядного МП показана на рисунке 2.

Рисунок 2 - Структурная схема 8-разрядного микропроцессора.

Конструктивно БИС 8-разрядного процессора выполнена в корпусе с 40 выводами, из которых 16 приходятся на шину адреса, 8 - на шину данных, 2 (4) – на подключение питания, а все остальные – на линии шины управления.

F1, F2 – вход двух неперекрывающихся последовательностей импульсов синхронизации.

RESET – вход сигнала начальной установки (сброса).

READY – вход сигнала готовности внешнего устройства или памяти к обмену; используется для организации обмена с менее быстродействующими устройствами.

WAIT – выход сигнала подтверждения ожидания; активный уровень сигнала свидетельствует о том, что процессор перешел в режим ожидания и выполняет такты ожидания.

HOLD – вход сигнала запроса прямого доступа к памяти (ПДП) или запроса захвата шин; используется для организации обмена с устройствами, быстродействие которых больше, чем быстродействие процессора.

HLDA - выход сигнала подтверждения прямого доступа к памяти; активный уровень этого сигнала свидетельствует о том, что процессор перевел свои шины адреса, данных и управления в высокоимпедансное состояние.

INT – вход сигнала запроса прерывания.

INTE – выход сигнала разрешения прерывания.

DBIN – выход сигнала чтения; высокий уровень этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме приема информации.

- выход сигнала записи; низкий уровень этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме выдачи информации.

SYNC - выход сигнала синхронизации; высокий уровень этого сигнала свидетельствует о том, что по шине данных передается байт состояния, который используется для формирования некоторых управляющих сигналов.

Схемы конкретных МП отличаются количеством и обозначением регистров, а также некоторыми управляющими сигналами. Например в МП i8085 вместо двух сигналов F1 и F2 используется один сигнал синхронизации CLK, вместо сигнала DBIN – сигнал . В МП i8085 есть дополнительный сигнал M/ – признак обращения к памяти (логическая единица) или к устройству ввода/вывода (логический нуль), но нет сигнала SYNC.

Вопросы для самопроверки:

1. Поясните схему однокристального 8-разрядного микропроцессора.

2. Поясните назначение основных блоков однокристального 8-разрядного микропроцессора.

3. Поясните назначение входных сигналов однокристального 8-разрядного микропроцессора.

4. Поясните назначение выходных сигналов однокристального 8-разрядного микропроцессора.