курсовой проект / Микропроцессоры Z8 / Микропроцессоры Z8
.doc7.1. ПОСЛЕДОВАТЕЛЬНЫЙ ИНТЕРФЕЙС
МК модификацией 06 содержит последовательный периферийный интерфейс ЗР\ (Serial Peripheral Interface), предназначенный для обме¬на данными с другими процессорами, запоминающими и иными устройствами.
Г
1
Принцип реализуемого в МК Z8 по¬следовательного обмена данными, по¬лучивший название "Master—Slave1' {буквально — "Хозяин—раб11 или "Ве¬дущий—ведомый"), иллюстрируется схемой, показанной на рис. 7-1- Одно из устройств, участвующих в обмене, является ведущим, другое — ведо¬мым. Обмен осуществляется по четы¬рем сигнальным линиям. Их назначе¬ние и используемые прм этом физиче¬ские выводы лортов МК указаны в таб¬лице.
Оба устройства, участвующие в об¬мене данными, содержат сдвиговый регистр. Регистры соединяются
в кольцо, как показано на рис, 741f с использованием соответствующих входов DI и ЗЬЕХОДОВ DO. Сдвиг осуще-ствляе! ся по фронту импульса синхро¬низации, при Этом ведущий передает ведомому один бит из своего сдвиго¬вого регистра, получая взамен бит из регистра последнего. Очевидно, если ведущий подаст иг шину синхрониза¬ции SK число импульсов, равное раз¬рядности регистров, то информация из его регистра полностью передастся ведомому, и наоборот. Разрядность передаваемых слов — 8 бит. В МК Z8 принят способ передачи старшими разрядами вперед, поэтому применя¬ются регистры со сдвигом влево.
Для того чтобы можно было аппа-ратно выбирать одного из нескольких ведомых, используется дополнитель- ная линия интерфейса SS. Помимо этого, выбор ведомого может также осуществляться передачей ведущим адресного байта. Последний принима¬ется всеми ведомыми и сравнивается с присвоенными им адресами. При совпадении ведомый активирует линии своего интерфейса и осуществ¬ляет требуемый обмен данными.
Структурная схема интерфейса SPI МК изображена на рис. 7*2. Он содер¬жит четыре основных регистра:
— управления SCON (SP! Control
Register);
— сравнения SCOMP (SPI Compare
Register);
— приема/буфера RxBUF {SP! Receive/Buffer Register);
— сдвиговый регистр.
Первые три размещены в расши¬ренном регистровом файле, группа С. Кроме этого, SPI использует уст¬ройство управления портами, дели¬тель частоты и коммутатор сигнала синхронизации, а так:*е счетчик битов с устройством управления прерывани¬ями. Назначение разрядов и их состо¬яния после сброса и а процессе рабо- ты регистра управления SCON приве¬дено на рис. 7.3.
Для разрешения работы SPI прежде всего необходимо установить в 1 бит DO регистра SCON. Режим работы "Ве¬дущий/ведомый" устанавливают про¬граммированием бита D7 SCON. Если выбран режим "Ведущий", то необхо¬дима настройка следующих парамет¬ров: источник синхронизации — TCLK или выход таймера ТО (бит Q6 регист¬ра SCON), фронт сигнала синхрониза¬ции, по которому происходит передача очередного бита информации — падающий или нарастающий (бит D5SCON). Кроме того, если в качестве источника синхронизации использует¬ся TCLK, то необходимо задать коэф¬фициент деления частоты TCLK (биты 02 и D1 SCON e режиме "Ведущий").
При работе в режиме "Ведущий" до начала передачи необходимо устано¬вить на одном из выходов, в частности на Р3_5^ активный низкий уровень сиг¬нала SS. Загрузка данных в RxBUF ини¬циирует передачу. За каждый период сигнала синхронизации передается один бит. По окончании передачи 8 бит счетчик битое переполняется, генери¬руется запрос прерывания IRQ3 и ус¬танавливается флаг ''Символ принят" (D4 SCON). Соответствующая подпро¬грамма обработки прерывания должна сохранить принятый от ведомого сим¬вол, загрузить в RxBUF следующий байт для передачи и т. д. По окончании сеанса связи процессор снимает сиг¬нал 55 с соответствующего выхода порта. Этот алгоритм должен поддер¬живаться программно, в то время как сама передача обеспечивается аппа¬ратными средствами SPI.
При работе МК s режиме "Ведомый11 соединение его выхода DO с общей шиной входа DI ведущего устройства осуществляется программным путем с использованием бита 02 SCON. Если сравнение запрещено (бит D3 SCON установлен в 1), то обмен информаци¬ей начинается сразу после того, как сигнал SS становится активным. После приема 8 бит счетчик битов перепол¬няется, генерируется прерывание IRQ3 и устанавливается флаг "Символ принят11 (D4 SCON), В процессе преры¬вания МК должен прочитать RxBUF (и может перезагрузить в него сим¬вол). Чтение RxBUF сбрасывает флаг "Символ принят". Пока процессор это делает, SPI может принимать следую¬щий символ. Если к моменту оконча¬ния его приема буфер оказывается не¬прочитанным (т. е. флаг "Символ при¬нят" все еще установлен), то принятые данные перезаписываются в RxBUF и устанавливается дополнительно флаг "Переполнение буфера" (бит D1 SCON в режиме "Ведомый")*
При работе в режиме "Ведомый" МК можно выбирать сравнением адреса. Разрешение сравнения осуществляет¬ся в прикладной программе сбросом а 0 бита D3 регистра SC0NJ4wtai срав¬нения начинается, когда SS становит¬ся активным. Выход DO при этом авто¬матически отключен от входа D* веду¬щего. По завершении приема каждого очередного символа запрос прерыва¬ния не генерируется, а принятый сим¬вол сравнивается аппаратно с содер¬жимым регистра сравнения SCOMR Если они не совпадают, то выход DO остается в неактивном состоянии. Так продолжается до тех пор, пока не на¬ступит совпадение переданного адре¬са ведомого с адресом, заданным в регистре SCOMR При этом генери¬руется сигнал восстановления из ре¬жима STOP (SPI Compare) и активизи¬руется выход DO {если он не запрещен состоянием бита D2 SCON). Далее ра¬бота SPI происходит в соответствии с описанным выше алгоритмом работы в режиме "Ведомый".
Если SP^ запрограммирован как ве¬домый, он может работать во всех ре¬жимах — BUN, HALT и STOP. При ис¬пользовании режима сравнения адре¬са МК может быть восстановлен в ре¬жим RUN из режимов HALT и STOP. Та¬ким образом, аппаратные средства SPI позволяют МК при соответствую¬щим образом написанной программе реализовать различные стандартные и нестандартные протоколы обмена данными.
7.2. ИНТЕРФЕЙС ВНЕШНЕЙ ПАМЯТИ
МК модификации 40 допускает рас¬ширение используемых ОЗУ и ПЗУ пу¬тем подключения знешней памяти программ и данных объемом до 60 Кбайт каждая* С этой целью в нем пре¬дусмотрены специальные ^ыводы стробов адреса AS и данных DS, чте¬ния/записи R/W, задействуются порты РО {старшие разряды адреса А15-—А8) и Р1 (мультиплексированная шина младших разрядов адреса А7—АО и данных D7—D0), а также использует¬ся вывод порта Р34 в качестве сигнала выбора памяти данных DM. Конфигу¬рация интерфейса внешней памяти осуществляется программированием регистров режимов Р01М и РЗМ.
Обращение к внешней памяти про¬грамм производится при считывании ко¬манд, если значение адреса команды в PC больше или разно 4096, и выполнении специальных инст¬рукций LDC и LOGL Обращение к внеш¬ней памяти данных реализуется при вы¬полнении стековых операций (если стек определен как внеш¬ний, т. е. бит D2 ре¬гистра РЗМ установ¬лен а 0) и специаль¬ных команд LDE и LDEL Стековые операции вызывают¬ся командами CALL, RET, IRET, PUSH, POP При обращении к в н еш ней п а м яти программ DM ~ 1, к внешней памяти данных — DM - 0.
Рис. 7.4
Обобщенная схе¬ма интерфейса внешней памяти (а) и временные диа¬граммы сигналов по¬казаны на рис. 7.4 (б — при считыва¬нии, в — при запи¬си). Применяемые микросхемы памяти должны иметь регис¬тры-защелки для фиксации младших разрядов адреса. Учитывая, что порт Р0 программируется потетрадно, возмож¬ны следующие кон- фигурации внешней памяти: 256 байт (Р0 не используется), 4096 байт (ис¬пользуется младшая тетрада Р0) и 60 Кбайт (порт Р0 используется полно¬стью).
Если сигнал DM не используется, то внешняя память программ \л внеш¬няя память данных будут иметь общее адресное пространство. Программист может разделять их по значению адре¬са.
Стандартный машинный цикл обра¬щения к внешней памяти содержит три такта внутренней синхронизации (Т1, Т2, 13), Для обращения к "медленной" памяти а МК предусмотрена расши¬ренная синхронизации. В этом случае в цикл вставляется дополнительный такт ожидания ТХ Такой режим обес¬печивается установкой в 1 бита D5 ре¬гистра РОШ.
Для надежной работы интерфейса внешней памяти изготовитель реко¬мендует вставлять в программу коман¬ду NOP между командами программи¬рования регистров режима Р01М, РЗМ и командами обращения к внешней па¬мяти, если они следуют одна за другой.
7.3. КОНСТРУКТИВНОЕ ИСПОЛНЕНИЕ
/\
машинный цикл
ТХ
Микроконтроллеры ZS выпускаются в различном конструктивном исполне-нии. Наиболее дешевым и удобным для большинства применений являет¬ся корпус D*P (Dual In Line Package). Расположение выводов MKs корпусах этого типа показано на рис. 7.5.
Большинство модификаций МК имеет также вариант исполнения в корпусе SOIC fSmal Outline Package), предназначенном для поверхностного монтажа. Модификация 40 выпускает¬ся также в квадратном 44-выводном корпусе PLCC (Plastic Chip Carrier) и QFP (Quad Flat Pack), a 30, 31 и 40 (с возможностью многократкого пере¬программирований) — в корпусах CerDIP Window Lid, имеющих кварце¬вое окно дли оптического стирания.
Полное обозначение микросхемы, кроме шифра модификации, содержит дополнительно две цифры, соответст¬вующие максимальной частоте в мега¬герцах, три буквы \л необязательный буквенно-цифровой код партии. Пер¬вая буква обозначает тип корпуса (Р — пластмассовый DIP, S — SOIC и т, д.), вторая — температурный диапазон (S — стандартный — от 0 до +70 "С, Е — расширенный — от -40 до +105 °С), третья — защитную оболочку от воз¬действия окружающей среды (С — стандартная пластмассовая, Е — стан¬дартная герметичная). Например, пол¬ное обозначение МК Z86E02 может быть следующим: 286EQ2Q8PSC,